摘要

在Quartus Ⅱ的開發(fā)環(huán)境下，用VHDL硬件描述語言設(shè)計了一個可以在FPGA芯片上實現(xiàn)的數(shù)字時鐘，通過將代碼下載到FPGA的開發(fā)平臺Altera DE2開發(fā)板上進(jìn)行了驗證。由于數(shù)字時鐘的通用性及VHDL語言的可移植性，因此本數(shù)字時鐘可直接應(yīng)用在各種不同系列的FPGA芯片的設(shè)計中。另外，本次課程設(shè)計使用了計數(shù)器74LS160，二進(jìn)制計數(shù)器CD4060，譯碼器74LS48和雙D觸發(fā)器CD4013和數(shù)碼管等一系列器件。實現(xiàn)了時鐘時、分、秒的計時。通過編程實現(xiàn)了時鐘的秒閃功能等。
關(guān)鍵詞：FPGA VHDL 計數(shù)器 譯碼器