基于QUARTUSII的數(shù)字秒表設(shè)計(jì)與實(shí)現(xiàn)

1.3萬字 31頁 原創(chuàng)作品，已通過查重系統(tǒng)


摘 要 當(dāng)前電子系統(tǒng)的設(shè)計(jì)正朝著速度快、容量大、體積小、質(zhì)量輕、用電省的方向發(fā)展。而推動這種潮流的主要因素就是EDA技術(shù)的運(yùn)用。本論文先確定了系統(tǒng)所要實(shí)現(xiàn)的功能為數(shù)字秒表可以隨時復(fù)位、可以暫停、開始并可以記錄多組時間以便查看，建立算法流程，選擇電路結(jié)構(gòu)，然后確定系統(tǒng)所需要的電路模塊。在QUARTUSII上用VHDL語言完成系統(tǒng)的鍵入消抖模塊，時鐘模塊，顯示模塊，存儲器模塊，控制模塊以及頂層設(shè)計(jì)和引腳分配，利用計(jì)算機(jī)的強(qiáng)大運(yùn)算能力在QUARTUSII上對于VHDL建模的復(fù)雜數(shù)學(xué)邏輯進(jìn)行編譯，自動綜合地完成邏輯編譯，邏輯化簡，邏輯分割，邏輯綜合及優(yōu)化，邏輯行局布線，邏輯仿真，生成符合要求且在電路結(jié)構(gòu)上可以實(shí)現(xiàn)的數(shù)字邏輯網(wǎng)表，并下載到FPGA板上進(jìn)行實(shí)際的驗(yàn)證。通過本設(shè)計(jì)，可以對系統(tǒng)自動化的基本概念，基本原理，特征及實(shí)現(xiàn)方法都有了比較深的了解和理解，也鍛煉了計(jì)算機(jī)應(yīng)用能力和在QUARTUSII的使用能力。本設(shè)計(jì)最終完成了用VHDL語言設(shè)計(jì)0.01S數(shù)字秒表并進(jìn)行了仿真和實(shí)際下載到了ALTERA公司的Cyclone II系列的EP1C12F324CB中實(shí)現(xiàn)其應(yīng)有的功能。



關(guān)鍵字：電子設(shè)計(jì)自動化 電子系統(tǒng) EDA技術(shù)