VHDL語(yǔ)言設(shè)計(jì)數(shù)字時(shí)鐘電路
12頁(yè) 1.2萬(wàn)字
有框架圖和相關(guān)源代碼

數(shù)字鐘表是常用的計(jì)時(shí)工具，它能夠用小時(shí)、分、秒來(lái)顯示一天的時(shí)間。我們的目的是以數(shù)字鐘表為例，介紹VHDL語(yǔ)言的應(yīng)用及層次化的設(shè)計(jì)方法，因此，設(shè)計(jì)中僅考慮數(shù)字鐘表的基本功能，即能夠顯示秒、分、小時(shí)。小時(shí)顯示可采用0～12小時(shí)及上下午標(biāo)志，也可采用0～23小時(shí)的顯示方式，此處采用后者。數(shù)字鐘表準(zhǔn)確計(jì)時(shí)的關(guān)鍵是要求有精確控制的基本時(shí)鐘頻率，此處考慮基本時(shí)鐘信號(hào)來(lái)自石英晶體振蕩器，其頻率為1M Hz，設(shè)計(jì)中僅考慮對(duì)輸入信號(hào)的預(yù)分頻。綜合上述分析，數(shù)字時(shí)鐘的設(shè)計(jì)要求如下：
輸入時(shí)鐘脈沖頻率： f_input = 1M Hz
輸出： 6位七段共陰極數(shù)碼管數(shù)字顯示，小時(shí)、分、秒各2位；
顯示范圍：00：00：00～23：59：59
考慮到數(shù)字時(shí)鐘系統(tǒng)中使用的主要功能模塊是計(jì)數(shù)器和譯碼器，預(yù)分頻電路事實(shí)上也是由計(jì)數(shù)器電路實(shí)現(xiàn)。因此，盡量采用模塊化設(shè)計(jì)方法，提高設(shè)計(jì)效率。綜合上述分析，可做出數(shù)字時(shí)鐘電路的系統(tǒng)框圖如圖1所示。

....