国产精品婷婷久久久久久,国产精品美女久久久浪潮av,草草国产,人妻精品久久无码专区精东影业

vhdl數(shù)字鐘設(shè)計(jì).doc

約22頁(yè)DOC格式手機(jī)打開(kāi)展開(kāi)

vhdl數(shù)字鐘設(shè)計(jì),vhdl實(shí)時(shí)時(shí)鐘設(shè)計(jì)22 頁(yè) 1.9萬(wàn)字有框架圖和程序人類社會(huì)已進(jìn)入到高度發(fā)達(dá)的信息化社會(huì)。信息化社會(huì)的發(fā)展離不開(kāi)電子信息產(chǎn)品開(kāi)發(fā)技術(shù)、產(chǎn)品品質(zhì)的提高和進(jìn)步。電子信息產(chǎn)品隨著科學(xué)技術(shù)的進(jìn)步,其電子器件和設(shè)計(jì)方法更新?lián)Q代的速度日新月異。實(shí)現(xiàn)這種進(jìn)步的主要原因就是電子設(shè)計(jì)技術(shù)和電子制造技術(shù)的發(fā)展,其核心就是電子設(shè)計(jì)自動(dòng)化(...
編號(hào):10-18155大小:349.00K
分類: 論文>通信/電子論文

內(nèi)容介紹

此文檔由會(huì)員 beijing2008 發(fā)布

VHDL實(shí)時(shí)時(shí)鐘設(shè)計(jì)
22 頁(yè) 1.9萬(wàn)字 有框架圖和程序

人類社會(huì)已進(jìn)入到高度發(fā)達(dá)的信息化社會(huì)。信息化社會(huì)的發(fā)展離不開(kāi)電子信息產(chǎn)品開(kāi)發(fā)技術(shù)、產(chǎn)品品質(zhì)的提高和進(jìn)步。電子信息產(chǎn)品隨著科學(xué)技術(shù)的進(jìn)步,其電子器件和設(shè)計(jì)方法更新?lián)Q代的速度日新月異。實(shí)現(xiàn)這種進(jìn)步的主要原因就是電子設(shè)計(jì)技術(shù)和電子制造技術(shù)的發(fā)展,其核心就是電子設(shè)計(jì)自動(dòng)化(EDA,Electronics Design Automation)技術(shù),EDA技術(shù)的發(fā)展和推廣應(yīng)用又極大地推動(dòng)了電子信息產(chǎn)業(yè)的發(fā)展。為保證電子系統(tǒng)設(shè)計(jì)的速度和質(zhì)量,適應(yīng)“第一時(shí)間推出產(chǎn)品”的設(shè)計(jì)要求,EDA技術(shù)正逐漸成為不可缺少的一項(xiàng)先進(jìn)技術(shù)和重要工具。目前,在國(guó)內(nèi)電子技術(shù)教學(xué)和產(chǎn)業(yè)界的技術(shù)推廣中已形成“EDA熱”,完全可以說(shuō),掌握EDA技術(shù)是電子信息類專業(yè)學(xué)生、工程技術(shù)人員所必備的基本能力和技能。
EDA技術(shù)在電子系統(tǒng)設(shè)計(jì)領(lǐng)域越來(lái)越普及,本設(shè)計(jì)主要利用VHDL語(yǔ)言在EDA平臺(tái)上設(shè)計(jì)一個(gè)電子數(shù)字鐘,它的計(jì)時(shí)周期為24小時(shí),顯示滿刻度為23時(shí)59分59秒,另外還具有校時(shí)功能和鬧鐘功能??偟某绦蛴蓭讉€(gè)各具不同功能的單元模塊程序拼接而成,其中包括分頻程序模塊、時(shí)分秒計(jì)數(shù)和設(shè)置程序模塊、比較器程序模塊、三輸入數(shù)據(jù)選擇器程序模塊、譯碼顯示程序模塊和拼接程序模塊。并且使用MAX+PLUS II軟件進(jìn)行電路波形仿真,下載到EDA實(shí)驗(yàn)箱進(jìn)行驗(yàn)證。

SUMMARY

EDA technology is popularize in the field of electronic system design. This design and utilize VHDL language to design the digital clock of an electron on EDA platform mainly, its timing cycle is 24 hours, show all over scale is 59 minutes and 59 seconds past 23 , the function and alarm clock function while still having schools in addition. The total procedure was spliced by several unit module procedures that each had different functions, including the procedure module of frequency division , count and set up module , three data-in selector procedure module , decipher , module of procedure and procedure of comparator not to show module , module of procedure and procedure of concatenation will it be second time. And use MAX +PLUS II software to carry on the wave form emulation of the circuit , download to EDA experiment case to prove.


參考文獻(xiàn)
1、潘松,王國(guó)棟,VHDL實(shí)用教程〔M〕.成都:電子科技大學(xué)出版社
2、崔建明主編,電工電子EDA仿真技術(shù) 北京:高等教育出版社,2004
3、李衍編著,EDA技術(shù)入門(mén)與提高王行 西安:西安電子科技大學(xué)出版社
4、侯繼紅, 李向東主編,EDA實(shí)用技術(shù)教程 北京:中國(guó)電力出版社
5、沈明山編著,EDA技術(shù)及可編程器件應(yīng)用實(shí)訓(xùn) 北京:科學(xué)出版社
6、侯伯亨等,VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì) 西安:西安電子科技大學(xué)出版