三位計數(shù)器.doc
約3頁DOC格式手機(jī)打開展開
三位計數(shù)器,一、設(shè)計要求:利用verilog hdl設(shè)計一個以自己學(xué)號后三位為模的計數(shù)器。設(shè)計要求: 1.編寫源程序; 2.給出仿真電路圖和仿真波形圖。
內(nèi)容介紹
此文檔由會員 陶朱公 發(fā)布
一、設(shè)計要求:
利用Verilog HDL設(shè)計一個以自己學(xué)號后三位為模的計數(shù)器。
設(shè)計要求:
1.編寫源程序;
2.給出仿真電路圖和仿真波形圖。
利用Verilog HDL設(shè)計一個以自己學(xué)號后三位為模的計數(shù)器。
設(shè)計要求:
1.編寫源程序;
2.給出仿真電路圖和仿真波形圖。