數(shù)字電壓表(EDA)

有詳細(xì)的設(shè)計步驟 和實現(xiàn)流程 仿真過程和語言

摘要：在硬件電子電路設(shè)計領(lǐng)域中，電子設(shè)計自動化(EDA)工具已成為主要的設(shè)計手段，而VHDL語言則是EDA的關(guān)鍵技術(shù)之一，它采用自頂向下的設(shè)計方法，即從系統(tǒng)總體要求出發(fā)，自上至下地將設(shè)計任務(wù)分解為不同的功能模塊，最后將各功能模塊連接形成頂層模塊，完成系統(tǒng)硬件的整體設(shè)計。本文介紹了基于EDA技術(shù)的8位數(shù)字電壓表。系統(tǒng)采用CPLD為控制核心，在MAX+PLUSII環(huán)境下采用VHDL語言實現(xiàn)，論述了基于VHDL語言和CPLD芯片的數(shù)字系統(tǒng)設(shè)計思想和實現(xiàn)過程。

電子設(shè)計自動化技術(shù)EDA的發(fā)展給電子系統(tǒng)的設(shè)計帶來了革命性的變化，EDA軟件設(shè)計工具，硬件描述語言，可編程邏輯器件（PLD）使得EDA技術(shù)的應(yīng)用走向普及。CPLD是新型的可編程邏輯器件，采用CPLD進(jìn)行產(chǎn)品開發(fā)可以靈活地進(jìn)行模塊配置，大大縮短了產(chǎn)品開發(fā)周期，也有利于產(chǎn)品向小型化，集成化的方向發(fā)展。而 VHDL語言是EDA的關(guān)鍵技術(shù)之一，它采用自頂向下的設(shè)計方法，完成系統(tǒng)的整體設(shè)計。本文用CPLD芯片和VHDL語言設(shè)計了一個八位的數(shù)字電壓表。

關(guān)鍵詞：數(shù)字電壓表； CPLD；EDA；
Abstract: The composition and working principle of digital voltm eter were introduced in this paper, the designing idea and implementation......


部分參考文獻(xiàn)
1.吳建輝，PLD及數(shù)字系統(tǒng)設(shè)計試驗指導(dǎo)手冊[M].岳陽：湖南理工學(xué)院出版社
2.潘松，王國棟編著，VHDL實用教程[M].成都：電子科技大學(xué)出版社，2000
3.路而紅等編著。電子設(shè)計自動化應(yīng)用技術(shù)[M].北京：北京希望：高等教育出版社，