基于eda技術(shù)的多功能信號發(fā)生器的設(shè)計.doc
約41頁DOC格式手機(jī)打開展開
基于eda技術(shù)的多功能信號發(fā)生器的設(shè)計,基于eda技術(shù)的多功能信號發(fā)生器的設(shè)計摘要在現(xiàn)代電子技術(shù)的研究及應(yīng)用領(lǐng)域中，常常需要高精度且頻率可調(diào)的信號源。隨著通信技術(shù)的發(fā)展，頻道的分布日趨密集，高精度、高穩(wěn)定度的通信頻率就顯得更加重要。本課題的研究eda頻率可調(diào)數(shù)字信號發(fā)生器的設(shè)計方案和具體實(shí)現(xiàn)。按照eda開發(fā)流程，采用vhdl語言對fpga進(jìn)行編程來實(shí)現(xiàn)dds...
內(nèi)容介紹
此文檔由會員 wanli1988go 發(fā)布
基于EDA技術(shù)的多功能信號發(fā)生器的設(shè)計
摘要
在現(xiàn)代電子技術(shù)的研究及應(yīng)用領(lǐng)域中，常常需要高精度且頻率可調(diào)的信號源。隨著通信技術(shù)的發(fā)展，頻道的分布日趨密集，高精度、高穩(wěn)定度的通信頻率就顯得更加重要。
本課題的研究EDA頻率可調(diào)數(shù)字信號發(fā)生器的設(shè)計方案和具體實(shí)現(xiàn)。按照EDA開發(fā)流程，采用VHDL語言對FPGA進(jìn)行編程來實(shí)現(xiàn)DDS功能。詳細(xì)介紹了信號發(fā)生器得發(fā)展，數(shù)字波形的基本原理和波形發(fā)生器的設(shè)計過程。用VHDL語言編寫了波形發(fā)生器的代碼，進(jìn)行了時序仿真，各模塊都在邏輯綜合工具QuartusⅡ下進(jìn)行了綜合，完全符合設(shè)計要求，并編程下載到EPF10KLC84-4，經(jīng)D/A轉(zhuǎn)換器將波形數(shù)據(jù)轉(zhuǎn)換成模擬數(shù)據(jù)，再通過低通濾波器輸出。并且可以通過控制實(shí)驗(yàn)箱上的四個按鍵,能在示波器上觀察到頻率可調(diào)的正弦波、三角波、方波和鋸齒波，頻率范圍是10HZ～250KHZ。
關(guān)鍵詞：EDA；FPGA；D/A轉(zhuǎn)換器；信號發(fā)生器；頻率可調(diào)
A Study of Multi-Functional Signal Generator Based on EDA
Abstract
In the study and applied field of modern electric technology, high precise and changeable signal source is needed. With communication technology developing and the distribution of channel tending dense, high precise and high stable communication frequency appears to be more and more important.
This subject is to study design scheme and implementation of EDA changeable signal digital signal generator. According to EDA developing process, FPGA is programmed in VHDL language to achieve DDS function. This paper in detail introduces the development of signal generator, the basic principle of digital waveform and the design process of waveform generator. The code of waveform generator programmed in VHDL language will be simulated by time sequence. If each module synthesized by logically combined tool－QuartusⅡcorresponds completely to the design demand, they will be programmed and loaded down to EPF10KLC84-4. Waveform data will be shifted to analog data through D/A converter, then will be output through low pass filter. Meantime, by controlling the four keys on the experiment case, changeable signal sinusoid wave, triangular wave, square wave and sawtooth wave can be seen on the oscillogragh, whose frequency scope is 10HZ~250HZ.
Keywords：EDA；FPGA；D/A converter；signal generator；changeable signal
目錄
摘要…… I
Abstract II
第1章 引言 3
1.1 概述 3
1.2 信號發(fā)生器的國內(nèi)外發(fā)展?fàn)顩r 3
1.3 信號發(fā)生器的分類 3
1.4 各類信號發(fā)生器特點(diǎn) 4
1.4.1 傳統(tǒng)信號發(fā)生器的設(shè)計原理 4
1.4.2 數(shù)模轉(zhuǎn)換型信號發(fā)生器 4
1.5 本文的主要研究內(nèi)容 5
第2章 EDA簡介與FPGA基礎(chǔ) 6
2.1 EDA簡介 6
2.1.1 EDA技術(shù) 6
2.1.2 從傳統(tǒng)的電子電路設(shè)計方法到EDA技術(shù) 6
2.2 FPGA可編程邏輯器件原理與結(jié)構(gòu) 8
2.3 FPGA開發(fā)過程 9
2.4 硬件描述語言VHDL 13
2.4.1 概述 13
2.4.2 VHDL語言的特點(diǎn) 13
2.4.3 VHDL的基本結(jié)構(gòu) 14
第3章 多功能信號發(fā)生器的整體方案 16
3.1概述 16
3.2數(shù)字信號發(fā)生器的方案綜述 16
3.1.1 直接數(shù)字法 16
3.1.2 基于相位累加器的直接數(shù)字合成法的工作原理 17
3.2 數(shù)字波形生成的基礎(chǔ)知識 17
3.2.1存儲器與波形數(shù)據(jù) 17
3.2.1 波形發(fā)生器的系統(tǒng)組成 18
3.2.2 多功能信號發(fā)生器的總體系統(tǒng)方框圖 19
第4章 QuartusⅡ的基本使用 20
4.1概述 20
4.2 QuartusⅡ在Windows XP上的安裝設(shè)置 20
第5章 頻率可調(diào)的多功能信號發(fā)生器 22
5.1各種波形產(chǎn)生模塊 22
5.1.1正弦波產(chǎn)生的原理 22
5.1.2波形數(shù)據(jù)產(chǎn)生器實(shí)現(xiàn)程序 23
5.2數(shù)據(jù)選擇器模塊 25
5.3 D/A轉(zhuǎn)換模塊 25
5.4仿真波形 26
結(jié)論 28
致謝 29
附錄 31
第1章
參考文獻(xiàn)
[1]高玉良，李延輝，俞志強(qiáng)．現(xiàn)代頻率合成與控制技術(shù)[M]．北京：航空工業(yè)出版社，2002
[2]潘松，黃繼業(yè)．EDA技術(shù)實(shí)用教程[M].北京：科學(xué)出版社，2002
[3]EDA技術(shù)實(shí)用教程[M]. （第2版）
[4]蔡明生，黎福海，許文玉.電子設(shè)計[M].高等教育出版社，2004
[5]EDA/SOPC技術(shù)實(shí)驗(yàn)講義[M].
[6]莊啟乾.CPLD實(shí)驗(yàn)講義[M].徐州：中國礦業(yè)大學(xué)，2000
[7]陳光夢.可編程邏輯器件的原理與應(yīng)用[M].上海：復(fù)旦大學(xué)出版社,2002
[8]邊計年.薛宏熙譯.用VHDL設(shè)計電子線路[M].北京：清華大學(xué)出版社，2000
[9]江國強(qiáng).EDA技術(shù)與應(yīng)用[M].北京：電子工業(yè)出版社，2004
[10]張秀娟.陳新華.EDA設(shè)計與仿真實(shí)踐[M].北京：機(jī)械工業(yè)出版社，2002
[11]徐志軍.徐光輝.CPLD/FPGA的開發(fā)與應(yīng)用[M].北京：電子工業(yè)出版社，2002
[12] 潘松、王國棟，《VHDL實(shí)用教程》，2001.7，第二版，電子科技大學(xué)出版社
[13] 潘松、黃繼業(yè)，《EDA技術(shù)與VHDL》，2005.7，第一版，清華大學(xué)出版社
[14]王 誠,吳繼華,范麗珍,等.Altera FPGA/CPLD設(shè)計(基礎(chǔ)篇)[M].北京:人民郵電出版社,2005.
[15]諸振角.FPGA設(shè)計與應(yīng)用(第二版).西安電子科學(xué)技術(shù)大學(xué)出版社,2004
[16]EDA先鋒工作室.Altera FPGA/CPLD設(shè)計(基礎(chǔ)篇).人民郵電出版社,2006
[17] 邊計年,薛宏熙.用VHDL設(shè)計電子線路,清華大學(xué)出版社,2000
[18]EDA技術(shù)實(shí)用教程 潘松 北京科學(xué)出版社 2006年
[19] 蔣璇,藏春華.數(shù)子系統(tǒng)設(shè)計與PLD應(yīng)用技術(shù).電子工業(yè)出版社,2001年
[20] EDA應(yīng)用技術(shù) 焦粟敏 主編 清華大學(xué)出版社 2005年4月
[21] 張昌凡，龍永紅，彭濤.可編程邏輯器件及VHDL設(shè)計技術(shù).廣州：華南工學(xué)院出版社，2001
[22].侯伯亨，顧新.VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計.西安：西安電子科技大學(xué)出版社，1999
摘要
在現(xiàn)代電子技術(shù)的研究及應(yīng)用領(lǐng)域中，常常需要高精度且頻率可調(diào)的信號源。隨著通信技術(shù)的發(fā)展，頻道的分布日趨密集，高精度、高穩(wěn)定度的通信頻率就顯得更加重要。
本課題的研究EDA頻率可調(diào)數(shù)字信號發(fā)生器的設(shè)計方案和具體實(shí)現(xiàn)。按照EDA開發(fā)流程，采用VHDL語言對FPGA進(jìn)行編程來實(shí)現(xiàn)DDS功能。詳細(xì)介紹了信號發(fā)生器得發(fā)展，數(shù)字波形的基本原理和波形發(fā)生器的設(shè)計過程。用VHDL語言編寫了波形發(fā)生器的代碼，進(jìn)行了時序仿真，各模塊都在邏輯綜合工具QuartusⅡ下進(jìn)行了綜合，完全符合設(shè)計要求，并編程下載到EPF10KLC84-4，經(jīng)D/A轉(zhuǎn)換器將波形數(shù)據(jù)轉(zhuǎn)換成模擬數(shù)據(jù)，再通過低通濾波器輸出。并且可以通過控制實(shí)驗(yàn)箱上的四個按鍵,能在示波器上觀察到頻率可調(diào)的正弦波、三角波、方波和鋸齒波，頻率范圍是10HZ～250KHZ。
關(guān)鍵詞：EDA；FPGA；D/A轉(zhuǎn)換器；信號發(fā)生器；頻率可調(diào)
A Study of Multi-Functional Signal Generator Based on EDA
Abstract
In the study and applied field of modern electric technology, high precise and changeable signal source is needed. With communication technology developing and the distribution of channel tending dense, high precise and high stable communication frequency appears to be more and more important.
This subject is to study design scheme and implementation of EDA changeable signal digital signal generator. According to EDA developing process, FPGA is programmed in VHDL language to achieve DDS function. This paper in detail introduces the development of signal generator, the basic principle of digital waveform and the design process of waveform generator. The code of waveform generator programmed in VHDL language will be simulated by time sequence. If each module synthesized by logically combined tool－QuartusⅡcorresponds completely to the design demand, they will be programmed and loaded down to EPF10KLC84-4. Waveform data will be shifted to analog data through D/A converter, then will be output through low pass filter. Meantime, by controlling the four keys on the experiment case, changeable signal sinusoid wave, triangular wave, square wave and sawtooth wave can be seen on the oscillogragh, whose frequency scope is 10HZ~250HZ.
Keywords：EDA；FPGA；D/A converter；signal generator；changeable signal
目錄
摘要…… I
Abstract II
第1章 引言 3
1.1 概述 3
1.2 信號發(fā)生器的國內(nèi)外發(fā)展?fàn)顩r 3
1.3 信號發(fā)生器的分類 3
1.4 各類信號發(fā)生器特點(diǎn) 4
1.4.1 傳統(tǒng)信號發(fā)生器的設(shè)計原理 4
1.4.2 數(shù)模轉(zhuǎn)換型信號發(fā)生器 4
1.5 本文的主要研究內(nèi)容 5
第2章 EDA簡介與FPGA基礎(chǔ) 6
2.1 EDA簡介 6
2.1.1 EDA技術(shù) 6
2.1.2 從傳統(tǒng)的電子電路設(shè)計方法到EDA技術(shù) 6
2.2 FPGA可編程邏輯器件原理與結(jié)構(gòu) 8
2.3 FPGA開發(fā)過程 9
2.4 硬件描述語言VHDL 13
2.4.1 概述 13
2.4.2 VHDL語言的特點(diǎn) 13
2.4.3 VHDL的基本結(jié)構(gòu) 14
第3章 多功能信號發(fā)生器的整體方案 16
3.1概述 16
3.2數(shù)字信號發(fā)生器的方案綜述 16
3.1.1 直接數(shù)字法 16
3.1.2 基于相位累加器的直接數(shù)字合成法的工作原理 17
3.2 數(shù)字波形生成的基礎(chǔ)知識 17
3.2.1存儲器與波形數(shù)據(jù) 17
3.2.1 波形發(fā)生器的系統(tǒng)組成 18
3.2.2 多功能信號發(fā)生器的總體系統(tǒng)方框圖 19
第4章 QuartusⅡ的基本使用 20
4.1概述 20
4.2 QuartusⅡ在Windows XP上的安裝設(shè)置 20
第5章 頻率可調(diào)的多功能信號發(fā)生器 22
5.1各種波形產(chǎn)生模塊 22
5.1.1正弦波產(chǎn)生的原理 22
5.1.2波形數(shù)據(jù)產(chǎn)生器實(shí)現(xiàn)程序 23
5.2數(shù)據(jù)選擇器模塊 25
5.3 D/A轉(zhuǎn)換模塊 25
5.4仿真波形 26
結(jié)論 28
致謝 29
附錄 31
第1章
參考文獻(xiàn)
[1]高玉良，李延輝，俞志強(qiáng)．現(xiàn)代頻率合成與控制技術(shù)[M]．北京：航空工業(yè)出版社，2002
[2]潘松，黃繼業(yè)．EDA技術(shù)實(shí)用教程[M].北京：科學(xué)出版社，2002
[3]EDA技術(shù)實(shí)用教程[M]. （第2版）
[4]蔡明生，黎福海，許文玉.電子設(shè)計[M].高等教育出版社，2004
[5]EDA/SOPC技術(shù)實(shí)驗(yàn)講義[M].
[6]莊啟乾.CPLD實(shí)驗(yàn)講義[M].徐州：中國礦業(yè)大學(xué)，2000
[7]陳光夢.可編程邏輯器件的原理與應(yīng)用[M].上海：復(fù)旦大學(xué)出版社,2002
[8]邊計年.薛宏熙譯.用VHDL設(shè)計電子線路[M].北京：清華大學(xué)出版社，2000
[9]江國強(qiáng).EDA技術(shù)與應(yīng)用[M].北京：電子工業(yè)出版社，2004
[10]張秀娟.陳新華.EDA設(shè)計與仿真實(shí)踐[M].北京：機(jī)械工業(yè)出版社，2002
[11]徐志軍.徐光輝.CPLD/FPGA的開發(fā)與應(yīng)用[M].北京：電子工業(yè)出版社，2002
[12] 潘松、王國棟，《VHDL實(shí)用教程》，2001.7，第二版，電子科技大學(xué)出版社
[13] 潘松、黃繼業(yè)，《EDA技術(shù)與VHDL》，2005.7，第一版，清華大學(xué)出版社
[14]王 誠,吳繼華,范麗珍,等.Altera FPGA/CPLD設(shè)計(基礎(chǔ)篇)[M].北京:人民郵電出版社,2005.
[15]諸振角.FPGA設(shè)計與應(yīng)用(第二版).西安電子科學(xué)技術(shù)大學(xué)出版社,2004
[16]EDA先鋒工作室.Altera FPGA/CPLD設(shè)計(基礎(chǔ)篇).人民郵電出版社,2006
[17] 邊計年,薛宏熙.用VHDL設(shè)計電子線路,清華大學(xué)出版社,2000
[18]EDA技術(shù)實(shí)用教程 潘松 北京科學(xué)出版社 2006年
[19] 蔣璇,藏春華.數(shù)子系統(tǒng)設(shè)計與PLD應(yīng)用技術(shù).電子工業(yè)出版社,2001年
[20] EDA應(yīng)用技術(shù) 焦粟敏 主編 清華大學(xué)出版社 2005年4月
[21] 張昌凡，龍永紅，彭濤.可編程邏輯器件及VHDL設(shè)計技術(shù).廣州：華南工學(xué)院出版社，2001
[22].侯伯亨，顧新.VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計.西安：西安電子科技大學(xué)出版社，1999
