摘要
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用
的頻率合成技術(shù)有直接式頻率合成，鎖相頻率合成和直接數(shù)字頻率合成
(DDS ) 。本次設(shè)計是利用FPGA 完成一個 DDS信號源。
DDS 是把一系列數(shù)字量形式的信號通過 D/A 轉(zhuǎn)換形成模擬量形式的信號
的合成技術(shù)。利用 FPGA 內(nèi)嵌的高速存儲器作查找表，經(jīng)高速 D/A 轉(zhuǎn)換成正
弦波(或其他任意波形)。本設(shè)計的 DDS 系統(tǒng)主要包括：相位累加器，可在時
鐘的控制下完成相位的累加；由 ROM 實現(xiàn)的相位碼一幅度碼轉(zhuǎn)換電路；D/A
轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。本設(shè)計產(chǎn)生的 DDS 正弦信
號最高頻率達 39MHz 最低分辨率為 0.037Hz，頻率精度達到 10 ，調(diào)試采用
嵌入式邏輯分析儀進行實時測試。
5 −
在畢業(yè)設(shè)計論文中，介紹了頻率合成技術(shù)的原理，硬件和軟件設(shè)計，并對
產(chǎn)生的信號頻率進行了理論誤差分析。
關(guān)鍵詞:
直接數(shù)字頻率合成(DDS )，現(xiàn)場可編程門陣列（ FPGA )，硬件描述語言。


目 錄
緒 論........................................................... 1
第一章 頻率合成技術(shù)簡介.......................................... 2
1．1 頻率合成技術(shù)的發(fā)展...................................... 2
1．2 頻率合成技術(shù)............................................ 3
1．2．1 直接頻率合成 ........................................ 3
1．2．2 鎖相頻率合成 ........................................ 5
1．2．3 直接數(shù)字頻率合成 .................................... 7
1．3 DDS基本原理及性能特點..................................... 8
1．3．1 DDS基本原理 ......................................... 8
1．3．2 基本DDS各模塊介紹 .................................. 13
1．4 實現(xiàn)DDS的三種技術(shù)方案 ................................... 14
1．4．1 采用高性能DDS單片電路的方案 ........................ 14
1．4．2 采用低頻正弦波DDS單片電路的方案 .................... 15
1．4．3 基于FPGA的DDS信號實現(xiàn)的解決方案 .................... 16
第二章 硬件電路介紹........................................... 18
2．1 DE2 開發(fā)板............................................... 18
2．1．1 DE2 板上資源以及硬件布局............................ 18
2．1．2 視頻D/A轉(zhuǎn)換器 ...................................... 21
2．2 FPGA器件介紹............................................. 22
2．2．1 Cyclone器件簡介 .................................... 24
2．2．2 Cyclone器件特點 .................................... 25
2．3 ADV7123 芯片............................................. 26
第三章 軟件介紹................................................ 31
3．1 QUARTUS II 開發(fā)環(huán)境 ....................................... 31
3．2 VHDL硬件描述語言 ........................................ 33
第四章 系統(tǒng)設(shè)計................................................. 36
4．1 硬件電路設(shè)計 ............................................. 36
4．1．1 DDS模塊 ............................................ 36
4．1．2 鎖相環(huán) ............................................. 36
4．1．3 引腳分布 ........................................... 37
4．2 軟件設(shè)計................................................. 38
第五章 系統(tǒng)測試................................................. 41
5．1 嵌入式邏輯分析儀 ......................................... 41
5．2 模擬信號輸出 ............................................. 42
5．3 數(shù)據(jù)采樣及誤差分析 ....................................... 42
致 謝......................................................... 43
參考文獻........................................................ 44
外文翻譯........................................................ 45



參考文獻
[1] 郭書軍，王玉花等，嵌入式處理器原理及應(yīng)用，清華大學(xué)出版社
[2] 潘松等，SOPC技術(shù)實用教程，清華大學(xué)出版社
[3] 任愛鋒，常存等，基于 FPGA的嵌入式系統(tǒng)設(shè)計，西安電子科技大學(xué)出版
社
[4] 潘松，黃繼業(yè)， EDA技術(shù)實用教程[M]，北京：科學(xué)出版社， 2002
[5] 周俊峰， 基于 FPGA的直接數(shù)字頻率和成器的設(shè)計和實現(xiàn)，電子技術(shù)應(yīng)用
2002(12)
[6] 沙勝賢，王曉升，應(yīng)用流水線技術(shù)設(shè)計 DDS 專用集成電路，長春工程學(xué)
院學(xué)報，2002(1)
[7] 陳風(fēng)波，冒燕，李海鴻，基于 FPGA的直接數(shù)字頻率合成器設(shè)計[J]
[8] 曾興雯，高頻率電子線路[M]，北京：高等教育出版社，2004