基于vhdl語言的漢字滾屏顯示系統(tǒng)設(shè)計論文.doc
約66頁DOC格式手機(jī)打開展開
基于vhdl語言的漢字滾屏顯示系統(tǒng)設(shè)計論文,基于vhdl語言的漢字滾屏顯示系統(tǒng)設(shè)計論文頁數(shù) 66字?jǐn)?shù) 19975 摘要現(xiàn)代電子設(shè)計技術(shù)的核心是eda(electronic design automation,電子設(shè)計自動化)技術(shù)。它融合多學(xué)科于一體,打破了軟硬件間的壁壘,使計算機(jī)的軟件技術(shù)與硬件實現(xiàn)、設(shè)計效率和產(chǎn)品性能綜合在一起,它代表了電子設(shè)計技術(shù)和應(yīng)用的發(fā)展...


內(nèi)容介紹
此文檔由會員 天緣 發(fā)布
基于VHDL語言的漢字滾屏顯示系統(tǒng)設(shè)計論文
頁數(shù) 66 字?jǐn)?shù) 19975
摘 要
現(xiàn)代電子設(shè)計技術(shù)的核心是EDA(Electronic Design Automation,電子設(shè)計自動化)技術(shù)。它融合多學(xué)科于一體,打破了軟硬件間的壁壘,使計算機(jī)的軟件技術(shù)與硬件實現(xiàn)、設(shè)計效率和產(chǎn)品性能綜合在一起,它代表了電子設(shè)計技術(shù)和應(yīng)用的發(fā)展。因此,掌握EDA技術(shù)是通信電子類高校學(xué)生就業(yè)的一個基本條件。
80年代后期由美國國防部開發(fā)的VHDL語言,正好滿足了廣大用戶所期盼的面向設(shè)計的多層次、多領(lǐng)域且得到一致認(rèn)同。
MAX+PLUSII軟件是Altera提供的FPGA/CPLD開發(fā)集成環(huán)境,它具有原理圖輸入、文本輸入、波形輸入等多種輸入方式,設(shè)計者利用它所配備的編輯、編譯、仿真、綜合芯片編程等功能完成將描述程序變換為基本的邏輯單元寫入到可編程器件PLD中。
本論文主要研究的是應(yīng)用一種硬件描述語言VHDL,借助MAX+PLUSII軟件開發(fā)工具,設(shè)計開發(fā)一個漢字滾屏顯示系統(tǒng),能夠在試驗箱上滾動(上、下、左、右)顯示已被存于ROM中的漢字內(nèi)容,用VHDL語言編程實現(xiàn),編譯通過后,將其下載到FPGA芯片中具體實現(xiàn)其功能。
關(guān)鍵詞:電子設(shè)計自動化;VHDL硬件描述語言;MAX+PLUSII;現(xiàn)場可編程邏輯器件;漢字滾動顯示。
目錄
第1章 緒論 1
1.1 引言 1
1.2 課題簡介 2
1.2.1 課題介紹 2
1.2.2 課題意義 2
1.3本論文研究內(nèi)容 3
第2章 相關(guān)知識介紹 4
2.1 EDA技術(shù) 4
2.1.1 EDA技術(shù)簡介 4
2.1.2 EDA技術(shù)實現(xiàn)目標(biāo) 5
2.1.3 EDA技術(shù)的發(fā)展趨勢 7
2.2 硬件描述語言 VHDL 9
2.2.1 VHDL語言程序設(shè)計的基本結(jié)構(gòu) 10
2.2.2 VHDL語言的數(shù)據(jù)類型及運算操作符 11
2.2.3 VHDL語言的主要描述語句 12
2.2.4 VHDL語言構(gòu)造體的描述方式 13
2.2.5 VHDL語言設(shè)計基本邏輯電路 14
2.3 MAX+PLUSⅡ概述 15
2.3.1 MAX+PLUSII的特點 15
2.3.2 MAX+PLUSII的設(shè)計流程 16
2.3.3 MAX+PLUSII的使用 17
2.4 PLD 簡介 21
2.4.1 PLD技術(shù)概述 21
2.4.2 PLD的基本結(jié)構(gòu) 22
2.4.3 PLD教學(xué)實驗箱簡介 23
2.5 本章小結(jié) 26
第3章 系統(tǒng)實現(xiàn)方法 27
3.1 系統(tǒng)的實現(xiàn)方法 27
3.1.1 數(shù)字系統(tǒng)的設(shè)計方法 27
3.1.2 本系統(tǒng)的實現(xiàn)方法 28
3.2 VHDL實現(xiàn)系統(tǒng)功能 30
3.2.1 快、慢信號的控制顯示 30
3.2.2 漢字信息的取得及其存儲器的實現(xiàn) 30
3.2.3 漢字上下左右滾動的控制實現(xiàn) 31
3.3 本章小結(jié) 32
第4章 系統(tǒng)的仿真與調(diào)試 33
4.1 系統(tǒng)的仿真 33
4.2 VHDL實現(xiàn)的系統(tǒng)編譯 33
4.3 仿真的下載演示 35
4.4 本章小結(jié) 35
結(jié)論 36
參考文獻(xiàn) 37
致謝 38
附錄 VHDL實現(xiàn)的系統(tǒng)程序清單 39
參考文獻(xiàn)
[1]侯伯亨,顧心.VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計[M].西安:西安電子科技大學(xué)出版社,1999:11-16,33-36,55-94,134-175.
[2]呂思忠,施齊云.數(shù)字電路試驗與課程設(shè)計[M].哈爾濱:哈爾濱工程大學(xué)出版社,2003:209-220.
[3]閻石.數(shù)字電子技術(shù)基礎(chǔ)[M].北京:高等教育出版社,1998:132-178,224-300.
[4]黃建文.VHDL語言及其應(yīng)用[M].北京:中國鐵道出版社,1997:10-15,54-98,126-155.
[5]李冬梅.PLD器件與EDA技術(shù)[M].北京:北京廣播學(xué)院出版社,2000:18-30,56-95.
頁數(shù) 66 字?jǐn)?shù) 19975
摘 要
現(xiàn)代電子設(shè)計技術(shù)的核心是EDA(Electronic Design Automation,電子設(shè)計自動化)技術(shù)。它融合多學(xué)科于一體,打破了軟硬件間的壁壘,使計算機(jī)的軟件技術(shù)與硬件實現(xiàn)、設(shè)計效率和產(chǎn)品性能綜合在一起,它代表了電子設(shè)計技術(shù)和應(yīng)用的發(fā)展。因此,掌握EDA技術(shù)是通信電子類高校學(xué)生就業(yè)的一個基本條件。
80年代后期由美國國防部開發(fā)的VHDL語言,正好滿足了廣大用戶所期盼的面向設(shè)計的多層次、多領(lǐng)域且得到一致認(rèn)同。
MAX+PLUSII軟件是Altera提供的FPGA/CPLD開發(fā)集成環(huán)境,它具有原理圖輸入、文本輸入、波形輸入等多種輸入方式,設(shè)計者利用它所配備的編輯、編譯、仿真、綜合芯片編程等功能完成將描述程序變換為基本的邏輯單元寫入到可編程器件PLD中。
本論文主要研究的是應(yīng)用一種硬件描述語言VHDL,借助MAX+PLUSII軟件開發(fā)工具,設(shè)計開發(fā)一個漢字滾屏顯示系統(tǒng),能夠在試驗箱上滾動(上、下、左、右)顯示已被存于ROM中的漢字內(nèi)容,用VHDL語言編程實現(xiàn),編譯通過后,將其下載到FPGA芯片中具體實現(xiàn)其功能。
關(guān)鍵詞:電子設(shè)計自動化;VHDL硬件描述語言;MAX+PLUSII;現(xiàn)場可編程邏輯器件;漢字滾動顯示。
目錄
第1章 緒論 1
1.1 引言 1
1.2 課題簡介 2
1.2.1 課題介紹 2
1.2.2 課題意義 2
1.3本論文研究內(nèi)容 3
第2章 相關(guān)知識介紹 4
2.1 EDA技術(shù) 4
2.1.1 EDA技術(shù)簡介 4
2.1.2 EDA技術(shù)實現(xiàn)目標(biāo) 5
2.1.3 EDA技術(shù)的發(fā)展趨勢 7
2.2 硬件描述語言 VHDL 9
2.2.1 VHDL語言程序設(shè)計的基本結(jié)構(gòu) 10
2.2.2 VHDL語言的數(shù)據(jù)類型及運算操作符 11
2.2.3 VHDL語言的主要描述語句 12
2.2.4 VHDL語言構(gòu)造體的描述方式 13
2.2.5 VHDL語言設(shè)計基本邏輯電路 14
2.3 MAX+PLUSⅡ概述 15
2.3.1 MAX+PLUSII的特點 15
2.3.2 MAX+PLUSII的設(shè)計流程 16
2.3.3 MAX+PLUSII的使用 17
2.4 PLD 簡介 21
2.4.1 PLD技術(shù)概述 21
2.4.2 PLD的基本結(jié)構(gòu) 22
2.4.3 PLD教學(xué)實驗箱簡介 23
2.5 本章小結(jié) 26
第3章 系統(tǒng)實現(xiàn)方法 27
3.1 系統(tǒng)的實現(xiàn)方法 27
3.1.1 數(shù)字系統(tǒng)的設(shè)計方法 27
3.1.2 本系統(tǒng)的實現(xiàn)方法 28
3.2 VHDL實現(xiàn)系統(tǒng)功能 30
3.2.1 快、慢信號的控制顯示 30
3.2.2 漢字信息的取得及其存儲器的實現(xiàn) 30
3.2.3 漢字上下左右滾動的控制實現(xiàn) 31
3.3 本章小結(jié) 32
第4章 系統(tǒng)的仿真與調(diào)試 33
4.1 系統(tǒng)的仿真 33
4.2 VHDL實現(xiàn)的系統(tǒng)編譯 33
4.3 仿真的下載演示 35
4.4 本章小結(jié) 35
結(jié)論 36
參考文獻(xiàn) 37
致謝 38
附錄 VHDL實現(xiàn)的系統(tǒng)程序清單 39
參考文獻(xiàn)
[1]侯伯亨,顧心.VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計[M].西安:西安電子科技大學(xué)出版社,1999:11-16,33-36,55-94,134-175.
[2]呂思忠,施齊云.數(shù)字電路試驗與課程設(shè)計[M].哈爾濱:哈爾濱工程大學(xué)出版社,2003:209-220.
[3]閻石.數(shù)字電子技術(shù)基礎(chǔ)[M].北京:高等教育出版社,1998:132-178,224-300.
[4]黃建文.VHDL語言及其應(yīng)用[M].北京:中國鐵道出版社,1997:10-15,54-98,126-155.
[5]李冬梅.PLD器件與EDA技術(shù)[M].北京:北京廣播學(xué)院出版社,2000:18-30,56-95.