電子設(shè)計EDA課程設(shè)計論文——VHDL數(shù)字鐘設(shè)計

本文共22頁 7791字

摘 要

EDA技術(shù)在電子系統(tǒng)設(shè)計領(lǐng)域越來越普及，本設(shè)計主要利用VHDL語言在EDA平臺上設(shè)計一個電子數(shù)字鐘，它的計時周期為24小時，顯示滿刻度為23時59分59秒，另外還具有校時功能和鬧鐘功能。總的程序由幾個各具不同功能的單元模塊程序拼接而成，其中包括分頻程序模塊、時分秒計數(shù)和設(shè)置程序模塊、比較器程序模塊、三輸入數(shù)據(jù)選擇器程序模塊、譯碼顯示程序模塊和拼接程序模塊。并且使用MAX+PLUS II軟件進行電路波形仿真，下載到EDA實驗箱進行驗證。

關(guān)鍵詞 電子設(shè)計，EDA課程，VHDL數(shù)字鐘
SUMMARY

EDA technology is popularize in the field of electronic system design． This design and utilize VHDL language to design the digital clock of an electron on EDA platform mainly, its timing cycle is 24 hours, show all over scale is 59 minutes and 59 seconds past 23 , the function and alarm clock function while still having schools in addition. The total procedure was spliced by several unit module procedures that each had different functions, including the procedure module of frequency division , count and set up module , three data-in selector procedure module , decipher , module of procedure and procedure of comparator not to show module , module of procedure and procedure of concatenation will it be second time. And use MAX +PLUS II software to carry on the wave form emulation of the circuit , download to EDA experiment case to prove.

目錄
一、 EDA與MAX+PLUS II開發(fā)系統(tǒng)簡介
1．1 EDA技術(shù)
1.2 MAX+PLUS II開發(fā)系統(tǒng)
1.2.1開發(fā)系統(tǒng)的特點
1.3、VHDL語言設(shè)計流程
二、 電子數(shù)字鐘原理
2.1系統(tǒng)分析設(shè)計
三、單元模塊設(shè)計
3.1、分頻程序
3.2、60秒計數(shù)器程序
3.3、60分計數(shù)器程序
3.4、24時計數(shù)器程序
3.5、秒位設(shè)置程序
3.6、分位設(shè)置程序
3.7、時位設(shè)置程序
3.8、三輸入數(shù)據(jù)選擇器選通程序
3.9、六個顯示模式模塊
3.10、兩個拼接程序
3.11、比較器程序
四、 總結(jié)與心得體會
五、參考文獻
1、 潘松，王國棟，VHDL實用教程〔M〕.成都:電子科技大學(xué)出版社，2000.(1)
2、 崔建明主編，電工電子EDA仿真技術(shù) 北京：高等教育出版社，2004
3、 李衍編著，EDA技術(shù)入門與提高王行 西安：西安電子科技大學(xué)出版社，2005
4、 侯繼紅, 李向東主編，EDA實用技術(shù)教程 北京：中國電力出版社，2004