FPGA設(shè)計的學(xué)生宿舍集中供電智能電控系統(tǒng)
頁數(shù) 58 字?jǐn)?shù) 33887
摘要: 為了滿足學(xué)生宿舍用電多元化的需求，防止學(xué)生違規(guī)用電，違章偷電以及不及時交納電費，解決突發(fā)性斷電，學(xué)校電費虧空等一系列問題，供電智能電控系統(tǒng)應(yīng)運而生。本文主要論述的是怎樣利用VHDL語言設(shè)計計數(shù)器、整形器、雙口RAM的時序電路以及它們之間的接口互聯(lián)，以及怎樣使用MAX+PLUS II設(shè)計計數(shù)器、整形器和雙口RAM。
關(guān)鍵詞：雙口ram、VHDL、計數(shù)器、整形器、EDA。

第一章 前 言
1.1 可編程邏輯器件的發(fā)展歷史
1.2 可編程邏輯器件的發(fā)展趨勢
第二章 FPGA/CPLD與VHDL
2.1 現(xiàn)場可編程邏輯器件及其特征
2.2 MAX+PLUS II開發(fā)系統(tǒng)概述
2.2.1 MAX + PLUS II 的設(shè)計過程
2.2.2 邏輯設(shè)計的輸人方法
2.2.3設(shè)計項目的編譯
2.2.4設(shè)計項目的模擬仿真
2.2.5定時分析
2.2.6 器件編程
2.3 VHDL語言的基本介紹
2.3.1、 VHDL程序的組成
2.3.2、 數(shù)據(jù)類型、算符、數(shù)據(jù)對象、屬性
2.3.3順序語句與并行語句
第三章 系統(tǒng)設(shè)計過程
3.1 計數(shù)器的設(shè)計
3.1.1 計數(shù)器簡介
3.1.2 任意進制計數(shù)器原理及設(shè)計實例
3.1.3 計數(shù)器的VHDL設(shè)計代碼
3.1.4 MAX+PLUS II中程序的具體執(zhí)行過程
3.2 整形器的設(shè)計
3.2.1施密特觸發(fā)器
3.2.2 整形器的原理
3.2.3 整形器的VHDL設(shè)計代碼
3.3 雙口ram的設(shè)計
3.3.1設(shè)計原理
3.3.2 VHDL設(shè)計代碼



主要參考文獻和書目：
[1] ADE7755應(yīng)用資料
[2] 潘松等. EDA技術(shù)實用教程（第二版）. 北京：科學(xué)出版社，2005
[3] 潘松. EDA技術(shù)實用教程.北京.科學(xué)出版社.2005：30-308頁
[4] 歐青立. 微機實用并行通信技術(shù)探討. 煤炭技術(shù)(Coal Technology).1999年. 第l8卷第1期：1-4頁
[5] 王玉龍.數(shù)字邏輯.高等教育出版社.1987年5月第一版.第293—297頁