FPGA設(shè)計(jì)的學(xué)生宿舍集中供電智能電控系統(tǒng)
頁(yè)數(shù) 58 字?jǐn)?shù) 33887
摘要: 為了滿(mǎn)足學(xué)生宿舍用電多元化的需求，防止學(xué)生違規(guī)用電，違章偷電以及不及時(shí)交納電費(fèi)，解決突發(fā)性斷電，學(xué)校電費(fèi)虧空等一系列問(wèn)題，供電智能電控系統(tǒng)應(yīng)運(yùn)而生。本文主要論述的是怎樣利用VHDL語(yǔ)言設(shè)計(jì)計(jì)數(shù)器、整形器、雙口RAM的時(shí)序電路以及它們之間的接口互聯(lián)，以及怎樣使用MAX+PLUS II設(shè)計(jì)計(jì)數(shù)器、整形器和雙口RAM。
關(guān)鍵詞：雙口ram、VHDL、計(jì)數(shù)器、整形器、EDA。

第一章 前 言
1.1 可編程邏輯器件的發(fā)展歷史
1.2 可編程邏輯器件的發(fā)展趨勢(shì)
第二章 FPGA/CPLD與VHDL
2.1 現(xiàn)場(chǎng)可編程邏輯器件及其特征
2.2 MAX+PLUS II開(kāi)發(fā)系統(tǒng)概述
2.2.1 MAX + PLUS II 的設(shè)計(jì)過(guò)程
2.2.2 邏輯設(shè)計(jì)的輸人方法
2.2.3設(shè)計(jì)項(xiàng)目的編譯
2.2.4設(shè)計(jì)項(xiàng)目的模擬仿真
2.2.5定時(shí)分析
2.2.6 器件編程
2.3 VHDL語(yǔ)言的基本介紹
2.3.1、 VHDL程序的組成
2.3.2、 數(shù)據(jù)類(lèi)型、算符、數(shù)據(jù)對(duì)象、屬性
2.3.3順序語(yǔ)句與并行語(yǔ)句
第三章 系統(tǒng)設(shè)計(jì)過(guò)程
3.1 計(jì)數(shù)器的設(shè)計(jì)
3.1.1 計(jì)數(shù)器簡(jiǎn)介
3.1.2 任意進(jìn)制計(jì)數(shù)器原理及設(shè)計(jì)實(shí)例
3.1.3 計(jì)數(shù)器的VHDL設(shè)計(jì)代碼
3.1.4 MAX+PLUS II中程序的具體執(zhí)行過(guò)程
3.2 整形器的設(shè)計(jì)
3.2.1施密特觸發(fā)器
3.2.2 整形器的原理
3.2.3 整形器的VHDL設(shè)計(jì)代碼
3.3 雙口ram的設(shè)計(jì)
3.3.1設(shè)計(jì)原理
3.3.2 VHDL設(shè)計(jì)代碼



主要參考文獻(xiàn)和書(shū)目：
[1] ADE7755應(yīng)用資料
[2] 潘松等. EDA技術(shù)實(shí)用教程（第二版）. 北京：科學(xué)出版社，2005
[3] 潘松. EDA技術(shù)實(shí)用教程.北京.科學(xué)出版社.2005：30-308頁(yè)
[4] 歐青立. 微機(jī)實(shí)用并行通信技術(shù)探討. 煤炭技術(shù)(Coal Technology).1999年. 第l8卷第1期：1-4頁(yè)
[5] 王玉龍.數(shù)字邏輯.高等教育出版社.1987年5月第一版.第293—297頁(yè)