出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì)與分析
頁數(shù) 28 字?jǐn)?shù)9507
摘要:
本文首先分析了傳統(tǒng)的基于單片機(jī)的多功能計(jì)費(fèi)器的不足之處，進(jìn)而提出了利用VHDL語言設(shè)計(jì)出租車計(jì)費(fèi)器，使其具有時(shí)間顯示，計(jì)費(fèi)以及模擬出租車啟動(dòng)，停止，復(fù)位等功能，并設(shè)置了動(dòng)態(tài)掃描電路顯示車費(fèi)和對(duì)應(yīng)時(shí)間，顯示了硬件描述語言VHDL設(shè)計(jì)數(shù)字邏輯電路的優(yōu)越性。
目 錄
1．前言 1
2．以CPLD/FPGA為主體的基于VHDL語言的出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì) 1
2.1 設(shè)計(jì)背景 2
2.2 系統(tǒng)設(shè)計(jì)要求 2
2.3 計(jì)費(fèi)及顯示 2
2.4 時(shí)鐘及顯示 3
2.5 計(jì)費(fèi)開始提示 3
2.6 傳統(tǒng)的基于單片機(jī)的出租車計(jì)費(fèi)器的不足之處 3
3．系統(tǒng)設(shè)計(jì)方案 4
3.1 系統(tǒng)總體設(shè)計(jì)方案 4
3.2 測控FPGA的VHDL程序設(shè)計(jì) 4
3.2.1 分頻器模塊FPQ 5
3.2.2 等待判別模塊DDPB 6
3.2.3 里程計(jì)算模塊LCJS 8
3.2.4 里程計(jì)費(fèi)模塊LCJF 10
3.2.5 等待計(jì)時(shí)模塊DDJS 12
3.2.6 等待計(jì)費(fèi)模塊DDJF 13
3.2.7 輸出數(shù)據(jù)選擇模塊SCXZ 14
3.3 單片機(jī)控制程序設(shè)計(jì) 15
3.5 系統(tǒng)擴(kuò)展思路 19
3.6 設(shè)計(jì)中需注意的問題 20
4．系統(tǒng)仿真/硬件驗(yàn)證 20
4.1 系統(tǒng)的調(diào)試方法 20
4.2 系統(tǒng)調(diào)試的軟／硬件 20
4.3 系統(tǒng)的有關(guān)仿真 21
4.4 系統(tǒng)的硬件驗(yàn)證 23
4.4.1 單元電路的調(diào)試 23
4.4.2 系統(tǒng)的聯(lián)合調(diào)試 23
4.4.3 系統(tǒng)的硬件驗(yàn)證 23
4.4.4 設(shè)計(jì)技巧分析 24
4.4.5 系統(tǒng)擴(kuò)展思路 24
5．結(jié)論 25
參考文獻(xiàn) 25
致謝 26
Abstract 27

參考文獻(xiàn):
[1] 張凌,范寒柏. VHDL語言中局部變量與局部信號(hào)的作用[J]電子工程師 , 1999
[2] 席礪莼,董麗梅,田夢周,閆宏偉. 基于VHDL語言的出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)[J]現(xiàn)代電子技術(shù) , 2003
[3] 牛振東，宋瀚濤，劉明業(yè). VHDL語言行為描述劃分的研究與實(shí)現(xiàn)[J]計(jì)算機(jī)學(xué)報(bào) , 1995
[4] 高健,劉向峰,賴謹(jǐn),戴路紅. 基于Verilog HDL出租車計(jì)費(fèi)系統(tǒng)的研制[J]實(shí)驗(yàn)室研究與探索 , 2004