基于CPLD的三相多波形函數發(fā)生器設計論文

摘    要
　　　直接數字頻率合成(Direct Digital Synthesis，DDS)是20世紀60年代末出現的第三代頻率合成技術，該技術從相位概念出發(fā)，以時域采樣定理為基礎，在時域中進行頻率合成，它以可編程邏輯器件(CPLD)作為控制及數據處理的核心，可將波形數據用D/A轉換器快速恢復?；贑PLD和DDS技術的函數發(fā)生器可以實現信號波形的多樣化，同時大大提高輸出信號的帶寬。
　　　整個設計采用MAX+ plus II開發(fā)平臺，VHDL編程實現，基于可編程邏輯器件CPLD設計多波形信號發(fā)生器。用VHDL編程實現，其設計過程簡單，極易修改，可移植性強。系統(tǒng)以CPLD為核心，采用直接數字合成技術，輔以必要的模擬電路，構成一個波形穩(wěn)定，精度較高的函數信號發(fā)生器。系統(tǒng)的特色在于除晶體振蕩器和A/D轉換外，全部集成在一片CPLD芯片上，使系統(tǒng)大大簡化。它可輸出頻率、幅度可調的正弦波、三角波、方波。另外由于CPLD具有可編程重置特性，因而可以方便地更換波形數據，且簡單易行，帶來極大方便。
    
關鍵詞：信號發(fā)生器設計；三相；VHDL；CPLD；MAX+ plus II

ABSTRACT
　　　Direct digital frequency synthesize(DDFS) is a recently and rapidly developed technology which features high frequency resolution．This paper briefly introduces the basic principle of DDS. The basic principle and performance of CPLD chip．Then it mainly describes how to use CPLD chip to design a function generator of high accuracy．The principle of three-phase multi-signal generator based on CPLD and DDS technology is introduced．Based on these，the modules of CPLD design are given．
　　　The multi-wave signal generator is designed based on program-mable logical component CPLD．The VHDL programming realization and the MAX+ plus II development platform. Besides the crystal oscillator and the A/D transformation，the entire system completely integrates on the CPLD chip．The multi-wave signal generator may output the sine-wave，the triangle-wave，the square-wave．Then downloaded under the situation which the entire system hardware connects do not change，and finally output the special profile which user needs．The multi-wave signal generator generates wave which the conventional function signal generators can’t make．Moreover because of the programmable reset feature of the CPLD，the generator can change the wave data conveniently and practice easily．The whole design realizes by the VHDL  programmer．Its design process has simple feature，easy modification and high transportation．

Keywords：Signal Generator Design；Three-phase；VHDL；CPLD；MAX+ plus II

目    錄
1 引 言 1
2基于CPLD的三相多波形函數發(fā)生器設計 3
2.1 波形發(fā)生器系統(tǒng)的設計方法及其技術指標 3
2.1.1設計方式概述 3
2.1.2 三相函數多波形發(fā)生器技術指標 5
2.1.3三相波形發(fā)生器設計方法概述 5
2.2 設計方案 6
2.2.1 三相函數發(fā)生器設計原理 6
2.2.2 多波形發(fā)生器的各個波形模塊設計方式簡介 9
2.3 調試部分 12
2.3.1  CPLD在使用中遇到的問題 12
2.3.2 控制電路的調試 13
2.3.3 DAC電路的調試 13
2.3.4  程序的調試 13
2.3.5 硬件電路的調試 13
結 論 15
參考文獻 16
附錄1 三相多波形函數發(fā)生器各模塊的程序 17
附錄2 元件介紹 23
1 DAC0832 23
2 LM324 24
3 PM7128SLC84-15芯片 25
附錄3電路原理圖 26
附錄4 英文資料及譯文 27
1英文資料 27
2英文譯文 36
致 謝 43