目 錄

摘 要 ............................................................ IV

Abstract ......................................................... I

1 緒 論 ......................................................... 1

2 EDA、VHDL簡(jiǎn)介 ................................................ 2

2.1 EDA技術(shù) .................................................. 2

2.2 硬件描述語(yǔ)言VHDL ......................................... 3

3 PLD、Quartus II簡(jiǎn)介 ........................................... 6

3.1可編程邏輯器件PLD ......................................... 6

3.2 Quartus II基本使用方法 ................................... 6

4 數(shù)字系統(tǒng)設(shè)計(jì) ................................................... 8

4.1 數(shù)字系統(tǒng)的設(shè)計(jì)模型 ........................................ 8

4.2 數(shù)字系統(tǒng)的設(shè)計(jì)方法 ........................................ 8

5 任意信號(hào)發(fā)生器的簡(jiǎn)單設(shè)計(jì)過(guò)程 ................................. 10

5.1 系統(tǒng)需求分析 ............................................. 10

5.2任意信號(hào)發(fā)生器的工作原理 ................................. 10

5.3 各組成模塊及程序 ......................................... 10

6 直接數(shù)字頻率合成器 ........................................... 20

6.1 直接數(shù)字合成器簡(jiǎn)介 ....................................... 20

6.2系統(tǒng)設(shè)計(jì)需求 ............................................. 20

6.3 系統(tǒng)設(shè)計(jì)方案 ............................................. 20

6.4主要設(shè)計(jì)模塊及程序 ....................................... 21

6.5 正弦信號(hào)的VHDL程序?qū)崿F(xiàn) ................................. 30

7 系統(tǒng)仿真 ..................................................... 33

7.1 任意信號(hào)發(fā)生器的簡(jiǎn)單設(shè)計(jì)仿真 ............................. 33

7.2 直接數(shù)字頻率合成器仿真 .................................. 37

8 基于FPGA的硬件測(cè)試 .......................................... 38

8.1 KHF-1型FPGA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng) ................................ 38 目錄

II 8.2 硬件測(cè)試 ................................................. 38

結(jié)束語(yǔ) ...............