第1章 緒論 1
1.1 慣性導(dǎo)航系統(tǒng)簡介 1
1.1.1 慣性導(dǎo)航系統(tǒng)的分類 1
1.1.2 無陀螺捷聯(lián)慣導(dǎo)系統(tǒng) 3
1.2 導(dǎo)航計(jì)算機(jī)發(fā)展簡介 3
1.3 論文的意義和主要內(nèi)容 4
第2章 系統(tǒng)總體設(shè)計(jì)方案 6
2.1 無陀螺捷聯(lián)慣導(dǎo)系統(tǒng)的工作原理 6
2.2 導(dǎo)航計(jì)算機(jī)的整體工作流程 7
2.2.1 導(dǎo)航計(jì)算機(jī)的性能要求 8
2.3 核心器件的選型 8
2.3.1 加速度計(jì)選型 8
2.3.2 A/D芯片選型 10
2.3.3 雙口RAM IDT 7133 13
2.3.4 微控制器選型 15
2.3.5 FPGA選型 16
2.4 本章小結(jié) 17
第3章 數(shù)據(jù)采集模塊 18
3.1 加速度計(jì)硬件連接設(shè)計(jì) 18
3.2 加速度計(jì)調(diào)理電路 19
3.2.1 減法電路 19
3.2.2 低通濾波電路 20
3.3 AD7656管腳連接設(shè)計(jì) 21
3.4 基于雙口RAM的雙CPU通訊電路 24
3.5 采集系統(tǒng)的供電電源設(shè)計(jì)方案 25
3.5.1 +5V到-5V電壓轉(zhuǎn)換電路 26
3.5.2 +5V到-3.3V電壓轉(zhuǎn)換電路 27
3.6 集成開發(fā)環(huán)境介紹 27
3.6.1 Real View MDK簡介 27
3.6.2 Vision IDE 28
3.7 本章小結(jié) 29
第4章 數(shù)據(jù)解算模塊 31
4.1 相關(guān)技術(shù)介紹 31
4.1.1 Nios II簡介 31
4.1.2 SOPC技術(shù) 32
4.1.3 Quartus II簡介 34
4.1.4 SOPC Builder簡介 36
4.2 FPGA內(nèi)部邏輯資源的設(shè)計(jì)過程 37
4.3 Nios II 集成開發(fā)環(huán)境（IDE） 43
4.4 本章小結(jié) 44
第5章 導(dǎo)航計(jì)算機(jī)系統(tǒng)調(diào)試 45
5.1 硬件調(diào)試 45
5.2 軟件調(diào)試 45
5.2.1 數(shù)據(jù)采集模軟件調(diào)試 45
5.2.2 數(shù)據(jù)解算模塊軟件調(diào)試 48
5.3 測試過程中出現(xiàn)的問題及解決的方法 49
5.4 本章小結(jié) 50
結(jié)論 51
參考文獻(xiàn) 52
附錄 53