51頁，1.3W字

包括論文，源程序，外文翻譯

任務(wù)書的內(nèi)容：
1、課題來源：
隨著計(jì)算機(jī)、集成電路和電子設(shè)計(jì)技術(shù)的高速發(fā)展，EDA技術(shù)已經(jīng)滲透到百姓生活的各個(gè)角落，日益成為電子信息類產(chǎn)品的支柱產(chǎn)業(yè)。鬧鐘是我們?nèi)粘Ｉ钪斜貍涞囊粋€(gè)工具，傳統(tǒng)的鬧鐘成本高，體積大，出行不方便，因此設(shè)計(jì)一款體積小、功能全、操作方便的鬧鐘
2、設(shè)計(jì)任務(wù)：
此課題的主要設(shè)計(jì)任務(wù)包括：基于VHDL進(jìn)行編寫源程序，分成四個(gè)模塊：控制器模塊，譯碼器模塊，移位寄存器模塊，寄存器模塊，計(jì)數(shù)器模塊，驅(qū)動(dòng)器模塊，分頻器模塊；基于Quartus II ，對(duì)各個(gè)模塊進(jìn)行仿真，并給出仿真結(jié)果；下載到DE2可編程邏輯芯片中，實(shí)現(xiàn)其計(jì)時(shí)與定時(shí)的功能；
3、技術(shù)指標(biāo)：
（1） 應(yīng)用VHDL硬件描述語言完成程序的編譯；
（2） 利用Quartus II開發(fā)環(huán)境來實(shí)現(xiàn)鬧鐘系統(tǒng)的功能；
（3） 利用DE2板來實(shí)現(xiàn)完成鬧鐘系統(tǒng)的仿真模擬，給出仿真結(jié)果，并進(jìn)行分析。


目錄

引言 1
第一章 系統(tǒng)方案的設(shè)計(jì) 2
1.1 鬧鐘系統(tǒng)設(shè)計(jì)任務(wù)和要求 2
1.2 鬧鐘系統(tǒng)的預(yù)期功能和基本原理 2
第2章 Quartus II技術(shù)簡介 4
2.1 Quartus II技術(shù)概述 4
2.1.1 Quartus II軟件簡述 4
2.1.2 Quartus II軟件基本功能 5
2.1.3 Quartus II軟件的應(yīng)用概述 6
2.2 硬件描述語言VHDL 7
2.2.1 VHDL硬件描述語言概述 7
2.2.2 VHDL硬件描述語言的特點(diǎn) 8
第三章 模塊化設(shè)計(jì) 10
3.1 鬧鐘系統(tǒng)的控制器模塊 10
3.2 鬧鐘系統(tǒng)的譯碼器模塊 11
3.3 鬧鐘系統(tǒng)的移位寄存器模塊 11
3.4 鬧鐘系統(tǒng)的寄存器模塊 11
3.5 鬧鐘系統(tǒng)的時(shí)間計(jì)數(shù)器模塊 12
3.6 鬧鐘系統(tǒng)的顯示驅(qū)動(dòng)器模塊 12
3.7 鬧鐘系統(tǒng)的分頻器模塊 13
3.8 鬧鐘系統(tǒng)的整體組裝 13
第四章 系統(tǒng)程序仿真和時(shí)序分析 19
4.1 Cyclone II系列FPGA器件簡介 19
4.2 Cyclone II器件系列特性 19
4.3 鬧鐘的管腳綁定 21
4.4 鬧鐘仿真結(jié)果 21
4.5 鬧鐘調(diào)試結(jié)果 22
結(jié)論 27
致謝 28
參考文獻(xiàn) 29
附錄 30