58頁，1.8W字

包括論文，源程序，外文翻譯


任務(wù)書的內(nèi)容：
1、課題來源：
CPU 的設(shè)計是《計算機組成原理》中一個很重要的內(nèi)容。隨著可編程邏輯器件的發(fā)展, 利用QuartusII 的軟件平臺設(shè)計一個簡單的CPU ，并下載到FPGA/CPLD進行驗證,此CPU 所執(zhí)行的指令可任意添加。通過設(shè)計深入了解計算機的各個功能部件的功能及工作原理, 深入了解微程序控制器是如何控制模型機的運行,了解整機動態(tài)過程, 及理解計算機從機器指令到微指令的工作原理。

2、設(shè)計任務(wù)：
（1）完成簡單CPU邏輯設(shè)計的整體方案設(shè)計
（2）完成簡單CPU邏輯設(shè)計的功能設(shè)計
（3）完成簡單CPU邏輯設(shè)計的仿真驗證
（4）完成簡單CPU邏輯設(shè)計的實際調(diào)試
（5）完成畢業(yè)設(shè)計論文的撰寫（包括中英文摘要）

3、技術(shù)指標：
（1）實現(xiàn)取指、譯碼和執(zhí)行的循環(huán)架構(gòu)的整體運行功能
（2）設(shè)計若干條指令，并驗證其運行的正確性


目錄

引言 - 1 -
第1章 系統(tǒng)整體方案設(shè)計 - 3 -
1.1 可行方案選擇與論證 - 3 -
1.1.1 CPU系統(tǒng)的選擇 - 3 -
1.1.2 指令集類型的選擇 - 4 -
第2章 系統(tǒng)具體設(shè)計與實現(xiàn) - 5 -
2.1 CPU工作原理及工作過程 - 5 -
2.1.1 CPU的工作原理 - 5 -
2.1.2 CPU的功能及工作過程 - 6 -
2.2 CPU基本部件設(shè)計 - 7 -
2.2.1 運算器ALU - 7 -
2.2.2 比較器COMP - 7 -
2.2.3 控制器CONTROL - 8 -
2.2.4 寄存器與寄存器陣列 - 9 -
2.2.5 移位寄存器SHIFT - 10 -
2.2.6 三態(tài)寄存器 TRIREG - 11 -
2.3 頂層系統(tǒng)設(shè)計 - 12 -
2.3.1 頂層系統(tǒng)設(shè)計 - 12 -
2.3.2 頂層結(jié)構(gòu)的VHDL設(shè)計 - 13 -
2.3.3存儲器初始化文件RAM_16.mif - 14 -
2.4 CPU的時序仿真與實現(xiàn) - 15 -
第3章 指令系統(tǒng)的設(shè)計 - 16 -
3.1 指令格式 - 16 -
3.1.1 單字指令 - 16 -
3.1.2 雙字指令 - 16 -
3.2 指令操作碼 - 17 -
3.2.1 CPU執(zhí)行指令步驟及其方式 - 17 -
第4章 性能測試與分析 - 19 -
4.1運算器ALU的仿真與分析 - 19 -
4.2比較器COMP的仿真與分析 - 20 -
4.3控制器CONTROL的仿真分析 - 20 -
4.4寄存器與寄存器陣列的仿真分析 - 27 -
4.5移位寄存器SHIFT的仿真分析 - 27 -
4.6三態(tài)寄存器 TRIREG的仿真分析 - 28 -
結(jié)論 - 29 -
致謝 - 30 -
參考文獻 - 31 -
附錄 - 33 -