46頁(yè)，1.7w字

包括論文，源程序，外文翻譯，電路圖


任務(wù)書的內(nèi)容：

1、課題來源：
在超大規(guī)模集成電路中數(shù)字電路占主要比重。隨著數(shù)字系統(tǒng)日益復(fù)雜，工作速度越來越快，電路設(shè)計(jì)者早已要擺脫傳統(tǒng)的基于邏輯函數(shù)推導(dǎo)和卡諾圖化簡(jiǎn)的設(shè)計(jì)方法，而要在高層次上設(shè)計(jì)系統(tǒng)才能滿足市場(chǎng)需求。VHDL作為一種快速的電路設(shè)計(jì)語言，可從行為、數(shù)據(jù)流及結(jié)構(gòu)三個(gè)層次描述系統(tǒng)，滿足各個(gè)設(shè)計(jì)層次的需求，從而能夠快速構(gòu)建各種目標(biāo)數(shù)字電路系統(tǒng)。并通過EDA軟件仿真或者CPLD/FPGA進(jìn)行硬件驗(yàn)證。
本課題的目標(biāo)是為一個(gè)多層電梯進(jìn)行建模，并以VHDL的狀態(tài)機(jī)為核心實(shí)現(xiàn)該電梯的基本功能。具體的設(shè)計(jì)內(nèi)容包括：多層電梯（三層電梯）功能的確定和模型的建立；控制核心—狀態(tài)機(jī)的設(shè)計(jì)；具體功能模塊的RTL設(shè)計(jì)；頂層的集成；QuartusII軟件仿真、并給出軟件仿真結(jié)果，驗(yàn)證設(shè)計(jì)的正確性。最后提高性的要求是要完成FPGA硬件驗(yàn)證。
2、設(shè)計(jì)任務(wù)：
（1）復(fù)習(xí)VHDL硬件描述語言。
（2）完成三層電梯的功能定義和建模。并完成電梯模塊劃分?！龑邮亲罨疽?。
（3）完成控制核心—狀態(tài)機(jī)的設(shè)計(jì)。
（4）完成該三層電梯的的具體模塊的RTL設(shè)計(jì)和頂層的集成。
（5）完成整個(gè)設(shè)計(jì)的VHDL程序的編寫后，在仿真工具QuartusII上完成軟件仿真的驗(yàn)證。
（6）附加的提高要求（選作）：將程序下載到硬件電路板，完成FPGA硬件實(shí)現(xiàn)和板上的硬件仿真。
3、技術(shù)指標(biāo)：
（1）三層電梯功能的基本要求：
-1- 初始狀態(tài)為在第一層開門。
-2- 每層電梯外設(shè)有上/下請(qǐng)求開關(guān)。電梯內(nèi)有到達(dá)層次的停站請(qǐng)求開關(guān)。
-3- 電梯內(nèi)/外有裝置能夠顯示電梯所處位置；并顯示是上行還是下行模式。
-4- 電梯上行、下行時(shí)速度均勻（時(shí)間自己確定）。
-5- 電梯到達(dá)有停站請(qǐng)求的樓層后，開門和關(guān)門的時(shí)間自己確定。
-6- 能記憶電梯內(nèi)外所有請(qǐng)求，并按照請(qǐng)求響應(yīng)的優(yōu)先級(jí)來順序完成。
-7- 電梯的具體運(yùn)行規(guī)則和請(qǐng)求響應(yīng)的優(yōu)先級(jí)自己確定。 并設(shè)計(jì)其它中斷響應(yīng)（選作）。
（2） 給出每個(gè)子模塊和整體的電路的QuartusII仿真波形，并進(jìn)行分析。
（3）附加的提高要求（選作）：將程序下載到硬件電路板，完成FPGA硬件實(shí)現(xiàn)和板上的硬件仿真。輸出結(jié)果可通過發(fā)光二極管或者七段譯碼管輸出。


目錄

引言 5
第1章 電梯的發(fā)展 6
1.1 電梯的概念 6
1.2 電梯的發(fā)展 6
1.3 電梯智能化發(fā)展 6
1.4使用VHDL語言完成電梯控制設(shè)計(jì)的優(yōu)點(diǎn) 6
第2章VHDL 語言簡(jiǎn)介和狀態(tài)機(jī)的應(yīng)用 8
2.1 VHDL語言簡(jiǎn)介 8
2.2 狀態(tài)機(jī)在VHDL語言中的應(yīng)用 9
2.2.1關(guān)于狀態(tài)機(jī) 9
2.2.2 數(shù)字電路中的狀態(tài)機(jī) 9
2.2.3 狀態(tài)機(jī)在VHDL語言中的實(shí)現(xiàn) 9
2.2.4 Quartus軟件仿真環(huán)境的簡(jiǎn)介 10
第3章 三層電梯的設(shè)計(jì)實(shí)現(xiàn)與仿真 15
3．1三層電梯控制器的建模與VHDL設(shè)計(jì) 15
3.1.1定義元件庫(kù) 15
3.1.2 狀態(tài)機(jī)實(shí)體的設(shè)計(jì) 15
3.1.3構(gòu)造體體設(shè)計(jì) 17
3.1.4程序驗(yàn)證 18
3.1.5狀態(tài)圖 18
3.1.6仿真結(jié)果的分析 19
結(jié)論 24
致謝 25
參考文獻(xiàn) 26
附錄1 VHDL程序 27
附錄2 狀態(tài)圖 35
附錄3 英文翻譯 36