38頁(yè)，1.1w字

任務(wù)書的內(nèi)容：

1、課題來(lái)源：
FPGA芯片的更新和發(fā)展，使數(shù)字系統(tǒng)的設(shè)計(jì)邁進(jìn)了SOPC時(shí)代，而各種IP核的設(shè)計(jì)和應(yīng)用是SOPC設(shè)計(jì)的重要特征。Nios II嵌入式處理器是FPGA廠商Altera推出的軟核CPU，是一種面向用戶的、可以靈活定制的通用RISC（精簡(jiǎn)指令集架構(gòu)）嵌入式處理器。Nios II以軟核的方式提供給用戶，并專為在FPGA上實(shí)現(xiàn)做了優(yōu)化，可以方便地用于SOPC設(shè)計(jì)，構(gòu)成各種應(yīng)用系統(tǒng)。
DDS（Direct Digital Synthesizer）直接數(shù)字合成器，是一種新型的頻率合成技術(shù)。具有較高的頻率分辨率，可以實(shí)現(xiàn)快速的頻率切換，并且在改變時(shí)能夠保持相位的連續(xù)，很容易實(shí)現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制。因此，在現(xiàn)代電子系統(tǒng)及設(shè)備的頻率源設(shè)計(jì)中，尤其在通信領(lǐng)域，直接數(shù)字合成器的應(yīng)用越來(lái)越廣泛。
本設(shè)計(jì)要求基于SOPC應(yīng)用技術(shù)，設(shè)計(jì)一個(gè)掃頻信號(hào)發(fā)生器。
2、設(shè)計(jì)任務(wù)：
（1）完成與本設(shè)計(jì)課題相關(guān)技術(shù)資料的收集與整理；
（2）掌握本設(shè)計(jì)課題需要使用的相關(guān)軟件；
（3）完成本設(shè)計(jì)課題的硬件電路原理圖設(shè)計(jì)、調(diào)試；
（4）完成本課題的軟件設(shè)計(jì)，并實(shí)際下載調(diào)試，實(shí)現(xiàn)主要功能；
（5）完成畢業(yè)論文的撰寫工作。
3、技術(shù)指標(biāo)：
（1）DDS模塊：根據(jù)輸入的頻率字和掃頻范圍、時(shí)間，產(chǎn)生相應(yīng)的掃頻信號(hào)輸出；
（2）Nios II軟核處理器模塊：完成系統(tǒng)的人機(jī)界面，根據(jù)按鍵、開關(guān)輸入，產(chǎn)生對(duì)應(yīng)的LCD、數(shù)碼管等顯示輸出；并計(jì)算相應(yīng)的頻率字和掃頻范圍、時(shí)間等參數(shù)，控制DDS模塊；
（3）信號(hào)波形輸出模塊：利用D/A轉(zhuǎn)換器件，將DDS 的數(shù)字輸出轉(zhuǎn)換成模擬信號(hào)輸出；
（4）掃頻頻率初始值10HZ-50HZ可調(diào)Hz；
（5）掃頻頻率終止值1M-5M可調(diào)；
（6）掃頻步進(jìn)值時(shí)間1-7ms可調(diào)；
（7）掃頻頻率步進(jìn)值10HZ-300HZ可調(diào)；
（8）失真度：波形觀察無(wú)明顯失真；
（9） LCD同步顯示頻率的起始值、終止值和步進(jìn)值。


目 錄

引言 1
第1章 緒論 2
1 .1 課題的提出和意義 2
1.1.1課題背景 2
1.1.2國(guó)內(nèi)外研究現(xiàn)狀和發(fā)展趨勢(shì) 2
1.2 研究?jī)?nèi)容和方法 3
1.2.1設(shè)計(jì)要求 3
1.2.2 設(shè)計(jì)方法及思路 3
第2章 系統(tǒng)設(shè)計(jì)分析 4
2.1方案論證 4
2.1.1頻率產(chǎn)生模塊： 4
2.1.2控制模塊 4
2.1.4輸入模塊： 5
2.1.5系統(tǒng)各模塊的最終方案 5
2.2系統(tǒng)分析 5
2.2.1 SOPC概述 5
2.2.2 系統(tǒng)分析 6
第3章 控制模塊設(shè)計(jì) 8
3.1 Quartus II 概述 8
3.2 Nios II軟核處理器概述 8
3.3Nios II 系統(tǒng)的設(shè)計(jì) 9
3.3.1SOPC Builder 設(shè)計(jì) 9
3.3.2 將Nios II 系統(tǒng)集成到Quartus II 工程中 11
第4章 掃頻信號(hào)產(chǎn)生模塊設(shè)計(jì) 12
4.1 Matlab 概述 12
4.2 DSP Builder設(shè)計(jì)流程 12
4.3 DDS概述 14
4.4 DDS的設(shè)計(jì)流程 15
4.4.1 DDS掃頻信號(hào)發(fā)生器的mdl文件設(shè)置 15
4.4.2觀察仿真波形 17
4.4.3 將DDS系統(tǒng)集成到Quartus II 工程中 17
第5章 系統(tǒng)軟件設(shè)計(jì) 18
5.2 顯示模塊 18
5.2鍵盤掃描模塊 19
第6章 人機(jī)交互模塊設(shè)計(jì) 21
第7章 仿真與調(diào)試 22
7.1 下板驗(yàn)證程序 22
7.2 運(yùn)行系統(tǒng)程序 22
7.3 觀察仿真結(jié)果 23
7.4 結(jié)果分析 24
結(jié)論 26
致謝語(yǔ) 27
參考文獻(xiàn) 28
附錄 29