計(jì)算機(jī)數(shù)控系統(tǒng)設(shè)計(jì)_外文翻譯.rar
計(jì)算機(jī)數(shù)控系統(tǒng)設(shè)計(jì)_外文翻譯,包括英文原文和中文翻譯,其中中文翻譯3500字;英文 含詳細(xì)作者及出處信息基于嵌入式技術(shù)的可重構(gòu)計(jì)算機(jī)數(shù)控系統(tǒng)的設(shè)計(jì)摘要:一種基于嵌入式處理器和嵌入式實(shí)時(shí)操作系統(tǒng)的計(jì)算機(jī)數(shù)控系統(tǒng)已經(jīng)被構(gòu)造出來,它的硬件平臺(tái)是基于arm和dsp設(shè)計(jì)的雙cpu模型,這種結(jié)構(gòu)常用于控制生產(chǎn)過程。fpga模塊實(shí)現(xiàn)了系統(tǒng)的柔性制造和重構(gòu),鑒于單...
該文檔為壓縮文件,包含的文件列表如下:
內(nèi)容介紹
原文檔由會(huì)員 lyy1314 發(fā)布
包括英文原文和中文翻譯,其中中文翻譯3500字;英文 含詳細(xì)作者及出處信息
基于嵌入式技術(shù)的可重構(gòu)計(jì)算機(jī)數(shù)控系統(tǒng)的設(shè)計(jì)
摘要:一種基于嵌入式處理器和嵌入式實(shí)時(shí)操作系統(tǒng)的計(jì)算機(jī)數(shù)控系統(tǒng)已經(jīng)被構(gòu)造出來,它的硬件平臺(tái)是基于ARM和DSP設(shè)計(jì)的雙CPU模型,這種結(jié)構(gòu)常用于控制生產(chǎn)過程。FPGA模塊實(shí)現(xiàn)了系統(tǒng)的柔性制造和重構(gòu),鑒于單任務(wù)軟件結(jié)構(gòu)的缺陷,本文采用嵌入式實(shí)時(shí)操作系統(tǒng)和軟件層結(jié)構(gòu)的方法來提高計(jì)算機(jī)數(shù)控系統(tǒng)的穩(wěn)定性和任務(wù)發(fā)送的實(shí)時(shí)性。最后,這個(gè)方法的可能性在數(shù)控機(jī)床的應(yīng)用中得到了證明。
關(guān)鍵詞:計(jì)算機(jī)數(shù)控系統(tǒng);可重構(gòu)的;FPGA;實(shí)時(shí)操作系統(tǒng)。
基于嵌入式技術(shù)的可重構(gòu)計(jì)算機(jī)數(shù)控系統(tǒng)的設(shè)計(jì)
摘要:一種基于嵌入式處理器和嵌入式實(shí)時(shí)操作系統(tǒng)的計(jì)算機(jī)數(shù)控系統(tǒng)已經(jīng)被構(gòu)造出來,它的硬件平臺(tái)是基于ARM和DSP設(shè)計(jì)的雙CPU模型,這種結(jié)構(gòu)常用于控制生產(chǎn)過程。FPGA模塊實(shí)現(xiàn)了系統(tǒng)的柔性制造和重構(gòu),鑒于單任務(wù)軟件結(jié)構(gòu)的缺陷,本文采用嵌入式實(shí)時(shí)操作系統(tǒng)和軟件層結(jié)構(gòu)的方法來提高計(jì)算機(jī)數(shù)控系統(tǒng)的穩(wěn)定性和任務(wù)發(fā)送的實(shí)時(shí)性。最后,這個(gè)方法的可能性在數(shù)控機(jī)床的應(yīng)用中得到了證明。
關(guān)鍵詞:計(jì)算機(jī)數(shù)控系統(tǒng);可重構(gòu)的;FPGA;實(shí)時(shí)操作系統(tǒng)。