目錄
畢業(yè)設計（論文）任務書 3
摘要 4
Abstract 5
目錄 6
第一章 緒論 8
1.1 課題的提出、目的及意義 8
1.2 國內(nèi)外現(xiàn)狀 8
1.3 系統(tǒng)設計內(nèi)容 10
1.4 論文組織結構 10
第二章 相關技術 11
2.1 片上總線與片上網(wǎng)絡概述 11
2.1.1 片上總線 11
2.1.2 片上總線的優(yōu)缺點 11
2.1.3 片上網(wǎng)絡 12
2.2 FPGA技術與IP核簡介 17
2.2.1 FPGA技術簡介 17
2.2.2 IP核簡介 18
2.2.3 Xilinx ISE開發(fā)工具簡介 18
2.2.4 Xilinx EDK開發(fā)工具簡介 19
2.3 本章小結 20
第三章 路由器IP Core的設計與實現(xiàn) 21
3.1 路由器IP Core的設計 21
3.1.1 功能說明及模塊劃分 21
3.1.2 路由器IP Core同步時序設計 22
3.1.3 數(shù)據(jù)包的格式 23
3.1.4 參數(shù)化設計 23
3.2 各功能模塊的設計與實現(xiàn) 24
3.2.1 總線命令轉(zhuǎn)換模塊 24
3.2.2 延時可變路由模塊 24
3.2.3 路由狀態(tài)監(jiān)測模塊 29
3.2.4 用戶自定義邏輯模塊 30
3.3 本章小結 30
第四章 測試與結果分析 31
4.1 路由節(jié)點的驗證流程 31
4.2 各個功能模塊仿真驗證 31
4.2.1 輸入緩沖區(qū)模塊仿真 31
4.2.2 路由仲裁模塊的仿真 32
4.2.3 單一路由節(jié)點的仿真 33
4.2.4 狀態(tài)檢測模塊的仿真 33
4.3 快速原型系統(tǒng) 34
4.4 本章小結 35
第五章 結論與展望 36
5.1 本設計的貢獻和主要工作 36
5.2 未來工作 36
5.2.1 路由策略的進一步擴展 36
5.2.2 延時可變路由模塊的進一步擴展 37
參考文獻 38
致謝 40