碩士論文 直接頻率合成技術(shù)的現(xiàn)狀和應(yīng)用

54頁共計(jì)29966字

摘 要
直接數(shù)字頻率合成(DDS-- DigitalFrequeneySynthesis)是一新型的頻率合成方法。隨著數(shù)字集成電路和微電子技術(shù)的發(fā)展，DDS技術(shù)日益顯出它的優(yōu)越性。直接數(shù)字頻率合成器是一種全數(shù)字化的頻率合成器，由相位累加器、波形ROM、數(shù)模轉(zhuǎn)換器和低通濾波器構(gòu)成，DDS技術(shù)具有頻率分辨率高、頻率切換速度快、頻率切換時(shí)相位連續(xù)等優(yōu)點(diǎn)。
本文首先介紹了頻率合成技術(shù)，并闡述了直接頻率合成技術(shù)的現(xiàn)狀和應(yīng)用;然后介紹了DDS的基本理論，并對DDS技術(shù)的理想頻譜和非理想頻譜進(jìn)行了討論;接著介紹了FPGA的基本原理和開發(fā)流程，并提出了基于FPGA平臺實(shí)現(xiàn)DDS技術(shù)從而產(chǎn)生各種波形信號的一種新的思路，對頻率合成部分進(jìn)行了詳細(xì)的闡述。
目 錄
摘 要 I
Abstract II
第1章 緒 論 1
1.1 頻率合成技術(shù)概述 1
1.2 頻率合成技術(shù)分類 1
1.3 DDS的研究現(xiàn)狀與發(fā)展趨勢 2
1.4 本文的主要工作 3
第2章 直接數(shù)字頻率合成技術(shù)研究 5
2.1 DDS技術(shù)的工作原理 5
2.2 DDS的性能特點(diǎn) 7
2.2.1 DDS技術(shù)的優(yōu)點(diǎn) 7
2.2.2 DDS技術(shù)的缺點(diǎn) 7
2.3 DDS的理想輸出頻譜 8
2.4 DDS的實(shí)際輸出頻譜 10
2.4.1 相位截?cái)鄮淼碾s散 10
2.4.2 幅度量化帶來的噪聲 18
2.43 DAC轉(zhuǎn)化器帶來的雜散 19
2.5 改善雜散的方法 19
2.5.1 改進(jìn)的相位累加器結(jié)構(gòu) 20
2.5.2 波形存儲器的數(shù)據(jù)壓縮技術(shù) 20
2.5.3 抖動注入方法 23
第3章 EDA技術(shù)與開發(fā)流程 24
3.1 EDA技術(shù) 24
3.2 FPGA芯片原理與開發(fā)流程 25
3.2.1 基本原理與特點(diǎn) 25
3.2.2 設(shè)計(jì)方法 26
3.2.3 設(shè)計(jì)流程 29
3.2.4 FPGA高端開發(fā)技術(shù) 31
3.3 硬件描述語言（HDL）介紹 34
3.3.1 VHDL介紹 34
3.3.2 VerilogHDL語言 35
第4章 信號波形發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn) 36
4.1 系統(tǒng)硬件結(jié)構(gòu)圖 36
4.2 控制電路設(shè)計(jì) 36
4.2.1 單片機(jī)的選型 38
4.2.2 80C196KC單片機(jī)介紹 38
4.3 FPGA芯片的選擇與介紹 40
4.4 外設(shè)與接口電路實(shí)現(xiàn) 44
4.4.1 液晶顯示 44
4.4.2 鍵盤 45
4.4.3 串口通信 45
4.4.4 波形存儲 46
4.4.5 波形生成電路 46
4.5 DDS功能的FPGA實(shí)現(xiàn) 47
4.5.1 信號波形發(fā)生器控制電路的設(shè)計(jì) 47
4.5.2 相位累加器設(shè)計(jì) 50
4.5.3 波形RAM設(shè)計(jì) 54
4.5.4 D/A轉(zhuǎn)換電路設(shè)計(jì) 55
第5章 儀器參數(shù)及實(shí)驗(yàn)結(jié)果 57
5.1 儀器參數(shù) 57
5.2 主波形輸出 57
結(jié) 論 58
參考文獻(xiàn) 59
攻讀碩士學(xué)位期間所發(fā)表的論文 61
關(guān)鍵字：直接數(shù)字頻率合成，現(xiàn)場可編程門陣列，單片機(jī)
參考文獻(xiàn)
[1] 潘松, 黃繼業(yè). EDA技術(shù)實(shí)用教程（第三版）. 北京: 科學(xué)出版社, 2006
[2] 戴逸民，頻率合成與鎖相技術(shù)，中國科學(xué)技術(shù)大學(xué)出版社，1995年2月第一版
[3] 楊恒, 李愛國. FPGA/CPLD最新實(shí)用技術(shù)指南. 北京: 清華大學(xué)出版社, 2005
[4] 高書莉, 羅朝霞. 可編程邏輯技術(shù)及應(yīng)用. 北京: 人民郵電出版社, 2001
[5] 徐志軍. 大規(guī)?？删幊踢壿嬈骷捌鋺?yīng)用. 成都: 電子科技大學(xué)出版社, 2000
[[13] 徐欣, 于紅旗. 基于FPGA的嵌入式系統(tǒng)設(shè)計(jì). 北京: 機(jī)械工業(yè)出版社, 2004
[14] 周俊峰，陳濤.基于FPGA的直接頻率合成器的設(shè)計(jì)與實(shí)現(xiàn).國外電子元器件
[15] 陳風(fēng),波冒燕,李海鴻.基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)[J].微計(jì)算機(jī)信息,2006(2)003
[16] 余勇,鄭小林.基于FPGA的DDS正弦信號發(fā)生器的設(shè)計(jì)和實(shí)現(xiàn)[J].電子器件,2005(9)
[17] 汪金愛, 劉達(dá). EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用. 今日電子, 2004, (12):73-76
[31] M.A.A shour, H.I.saleh. An FPGA inplem entation guide for some different types of serial-parallel multiplier structures. Microelectronics Fournal, 2000, 31(3):161-168
[32] Zhou Wei. Some New Method for precision Time Interval Measurement. proceedings of the 1977 IEEE international Frequency Control symposium, 1997,418-421
[33] James R.Armstrong, F.GallGray. VHDL Design Expression and Synthesis of VHDL. Cambridge: Harvard University press, 2001
[34] Altera Corporation. Configuration Devices for SRAM一Based LUT Devices. 2002