秒表計(jì)時(shí)器課程設(shè)計(jì).doc
約8頁DOC格式手機(jī)打開展開
秒表計(jì)時(shí)器課程設(shè)計(jì),1200字 8頁包含設(shè)計(jì)圖摘要： 采用現(xiàn)代數(shù)字電路設(shè)計(jì)方法和eda技術(shù)，即自頂向下的設(shè)計(jì)方法，應(yīng)用quartusⅡ開發(fā)平臺進(jìn)行設(shè)計(jì)并仿真驗(yàn)證和硬件測試。從總體設(shè)計(jì)框圖開始，將設(shè)計(jì)任務(wù)逐步分解，直到可以用標(biāo)準(zhǔn)的集成電路部件實(shí)現(xiàn)，然后將各部件聯(lián)結(jié)成系統(tǒng)，通過quartusⅡ集成開發(fā)平臺進(jìn)行設(shè)計(jì)的分析綜合和時(shí)序仿真驗(yàn)證。最后...
內(nèi)容介紹
此文檔由會員 羅亮 發(fā)布
1200字 8頁 包含設(shè)計(jì)圖
摘要：
采用現(xiàn)代數(shù)字電路設(shè)計(jì)方法和EDA技術(shù)，即自頂向下的設(shè)計(jì)方法，應(yīng)用QUARTUSⅡ開發(fā)平臺進(jìn)行設(shè)計(jì)并仿真驗(yàn)證和硬件測試。從總體設(shè)計(jì)框圖開始，將設(shè)計(jì)任務(wù)逐步分解，直到可以用標(biāo)準(zhǔn)的集成電路部件實(shí)現(xiàn)，然后將各部件聯(lián)結(jié)成系統(tǒng)，通過QUARTUSⅡ集成開發(fā)平臺進(jìn)行設(shè)計(jì)的分析綜合和時(shí)序仿真驗(yàn)證。最后，在分析時(shí)序仿真結(jié)果的基礎(chǔ)上，對設(shè)計(jì)進(jìn)行進(jìn)一步的修改和完善，并下載到DEⅡ開發(fā)板進(jìn)行硬件測試。
設(shè)計(jì)內(nèi)容
1. 繪制完整的電路設(shè)計(jì)圖，闡述其工作原理。
2. 在QUARTUSⅡ開發(fā)平臺上建立工程，采用原理圖輸入方法，將設(shè)計(jì)輸入到工程中去。
3. 編譯工程。
4. 采用波形圖文件，建立工程輸入。
5. 仿真驗(yàn)證，給出結(jié)論性分析報(bào)告。
6. 編程下載和硬件測試。
摘要：
采用現(xiàn)代數(shù)字電路設(shè)計(jì)方法和EDA技術(shù)，即自頂向下的設(shè)計(jì)方法，應(yīng)用QUARTUSⅡ開發(fā)平臺進(jìn)行設(shè)計(jì)并仿真驗(yàn)證和硬件測試。從總體設(shè)計(jì)框圖開始，將設(shè)計(jì)任務(wù)逐步分解，直到可以用標(biāo)準(zhǔn)的集成電路部件實(shí)現(xiàn)，然后將各部件聯(lián)結(jié)成系統(tǒng)，通過QUARTUSⅡ集成開發(fā)平臺進(jìn)行設(shè)計(jì)的分析綜合和時(shí)序仿真驗(yàn)證。最后，在分析時(shí)序仿真結(jié)果的基礎(chǔ)上，對設(shè)計(jì)進(jìn)行進(jìn)一步的修改和完善，并下載到DEⅡ開發(fā)板進(jìn)行硬件測試。
設(shè)計(jì)內(nèi)容
1. 繪制完整的電路設(shè)計(jì)圖，闡述其工作原理。
2. 在QUARTUSⅡ開發(fā)平臺上建立工程，采用原理圖輸入方法，將設(shè)計(jì)輸入到工程中去。
3. 編譯工程。
4. 采用波形圖文件，建立工程輸入。
5. 仿真驗(yàn)證，給出結(jié)論性分析報(bào)告。
6. 編程下載和硬件測試。
