基于FPGA的數(shù)字信道化處理技術(shù)研究


1.69萬字 63頁 原創(chuàng)作品，通過查重系統(tǒng)

摘 要

軟件無線電原理的最基礎(chǔ)的核心思想是將ADC或者DAC盡可能靠近信號發(fā)射或者接收天線，信道化數(shù)字接收機是基于這個思想的。數(shù)字化接收機是一種既可用在通信領(lǐng)域也可用在軍事領(lǐng)域的電子設(shè)備它能夠?qū)崟r的處理同一時間到來的多個信號，而且截獲特定頻段信號的概率極高因此是當(dāng)前國際社會重點研發(fā)的對象?；诙嘞酁V波結(jié)構(gòu)的多速率信號處理技術(shù)可以降低后續(xù)信號的處理速度因此，基于這項數(shù)字信號處理技術(shù)的數(shù)字接收機，靈敏度高，頻段覆蓋范圍廣、有利于實現(xiàn)實時處理。本次畢業(yè)設(shè)計主要研究了高效的信道化數(shù)字接收機結(jié)構(gòu)設(shè)計了接收機的具體實現(xiàn)方法，并通過仿真驗證了方案的可行性。首先介紹了數(shù)字接收機最基本的基本理論:低通以及帶通采樣技術(shù)，然后研究了多速率信號處理技術(shù)以及高效數(shù)字濾波器技術(shù)。在此基礎(chǔ)上，還深入研究了抽取的多相濾波結(jié)構(gòu)和基于CORDIC算法的數(shù)字下變頻技術(shù)。



關(guān)鍵詞：數(shù)字信道化；接收機；下變頻；多相濾波