基于FPGA的數(shù)字鐘設(shè)計(jì)（VHDL語言實(shí)現(xiàn)）

2.1萬字     46頁

摘要
本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘，具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能，以24小時(shí)循環(huán)計(jì)數(shù)；具有校對功能以及整點(diǎn)報(bào)時(shí)功能。
本設(shè)計(jì)采用EDA技術(shù)，以硬件描述語言VHDL為系統(tǒng)邏輯描述手段設(shè)計(jì)文件，在MaxplusII工具軟件環(huán)境下，采用自頂向下的設(shè)計(jì)方法，由各個(gè)基本模塊共同構(gòu)建了一個(gè)基于FPGA的數(shù)字鐘。
系統(tǒng)主芯片采用EP1K100QC208-3，由時(shí)鐘模塊、控制模塊、計(jì)時(shí)模塊、數(shù)據(jù)譯碼模塊、顯示以及報(bào)時(shí)模塊組成。經(jīng)編譯和仿真所設(shè)計(jì)的程序，在可編程邏輯器件上下載驗(yàn)證，本系統(tǒng)能夠完成年、月、日和時(shí)、分、秒的分別顯示，由按鍵輸入進(jìn)行數(shù)字鐘的校時(shí)、清零、啟停功能。

關(guān)鍵詞  數(shù)字鐘；硬件描述語言；VHDL；FPGA；鍵盤接口

Abstract
The design for a multi-functional digital clock, with a year, month, day, hours, minutes and seconds count display to a 24-hour cycle count; have proof functions and the whole point timekeeping function.
The use of EDA design technology, hardware-description language VHDL description logic means for the system design documents, in MaxplusII tools environment, a top-down design, by the various modules together build a FPGA-based digital clock.
The main system chips used EP1K100QC208-3, make up of the clock module, control module, time module, data decoding module, display and broadcast module. After compiling the design and simulation procedures, the programmable logic device to download verification, the system can complete the year, month, day and the hours, minutes and seconds respectively, using keys to modify, cleared , start and stop the digital clock.

Keywords  digital clock; hardware description language; VHDL; FPGA; keyboard interface

目錄
1  緒論 1
1.1  選題背景 1
1.1.1  課題相關(guān)技術(shù)的發(fā)展 2
1.1.2  課題研究的必要性 2
1.2  課題研究的內(nèi)容 3
2  FPGA簡介 4
2.1  FPGA概述 4
2.2  FPGA基本結(jié)構(gòu) 4
2.3  FPGA系統(tǒng)設(shè)計(jì)流程 7
2.4  FPGA開發(fā)編程原理 8
3  數(shù)字鐘總體設(shè)計(jì)方案 10
3.1  數(shù)字鐘的構(gòu)成 10
3.2  數(shù)字鐘的工作原理 11
4  單元電路設(shè)計(jì) 13
4.1  分頻模塊電路設(shè)計(jì)與實(shí)現(xiàn) 13
4.2  校時(shí)控制模塊電路設(shè)計(jì)與實(shí)現(xiàn) 14
4.2.1  鍵盤接口電路原理 14
4.2.2  鍵盤接口的VHDL描述 15
4.3  計(jì)數(shù)模塊設(shè)計(jì)與實(shí)現(xiàn) 23
4.3.1  秒計(jì)數(shù)模塊 23
4.3.2  日計(jì)數(shù)模塊 25
4.3.3  月計(jì)數(shù)和年計(jì)數(shù)模塊 28
4.4  動態(tài)掃描及顯示電路設(shè)計(jì)與實(shí)現(xiàn) 30
4.4.1  動態(tài)掃描模塊 30
4.4.2  顯示模塊 31
5  實(shí)驗(yàn)結(jié)論與研究展望 32
5.1  實(shí)驗(yàn)結(jié)論 32
5.2  研究展望 33
致謝 34
附錄 35
參考文獻(xiàn) 41