數(shù)控震蕩器的FPGA實(shí)現(xiàn)
                                       

摘要：利用硬件描述語言(VHDL)來實(shí)現(xiàn)數(shù)控震蕩器，數(shù)控振蕩器是數(shù)字通信中調(diào)制解調(diào)單元必不可少的部分，同時(shí)也是各種數(shù)字頻率合成器和數(shù)字信號(hào)發(fā)生器的核心。隨著數(shù)字通信技術(shù)的發(fā)展，對(duì)傳送數(shù)據(jù)的精度和速率要求越來越高。如何得到可數(shù)控的高精度的高頻載波信號(hào)是實(shí)現(xiàn)高速數(shù)字通信系統(tǒng)必須解決的問題?？删幊踢壿嬈骷痛笕萘看鎯?chǔ)器的發(fā)展為這一問題的解決帶來了曙光。本文介紹如何運(yùn)用FOGA（現(xiàn)場(chǎng)可編程邏輯門陣列）實(shí)現(xiàn)高精度數(shù)控振蕩器。

關(guān)鍵詞：VHDL；FPGA ；數(shù)控振蕩器

目 錄

1前言 
    1.1函數(shù)發(fā)生器簡介 1
    1.2本課題指標(biāo)及要求 2
    1.3本課題研究內(nèi)容 2
2 函數(shù)發(fā)生器數(shù)字電路的總體設(shè)計(jì) 2
    2.1方案比較選擇 2
    2.2 總體方案設(shè)計(jì) 3
    2.2.1微處理器系統(tǒng) 3
    2.2.2 DDS電路 4
    2.2.3測(cè)頻電路 4
    2.2.4外設(shè)部分 5
3基于FPGA技術(shù)的系統(tǒng)硬件設(shè)計(jì) 5
    3.1 NCO電路的硬件設(shè)計(jì) 5
    3.1.1 NCO原理 5
    3.1.2相位累加器設(shè)計(jì) 6
    3.1.3 RAM查詢表設(shè)計(jì) 7
4 數(shù)控振蕩器的FPGA實(shí)現(xiàn) 10
    4.1 FPGA的開發(fā)技術(shù) 10
    4．2 數(shù)控振蕩器的實(shí)現(xiàn)方法 11
    4. 2．2  PLL的VHDL應(yīng)用邏輯描述 15
    4. 2．3雙口RAM模塊實(shí)現(xiàn)方法 17
    4. 3 頂層設(shè)計(jì) 24
5綜述 25
    總結(jié) 25
    致謝 25
    參考文獻(xiàn) 26
    英文翻譯 26