數控震蕩器的FPGA實現
                                       

摘要：利用硬件描述語言(VHDL)來實現數控震蕩器，數控振蕩器是數字通信中調制解調單元必不可少的部分，同時也是各種數字頻率合成器和數字信號發(fā)生器的核心。隨著數字通信技術的發(fā)展，對傳送數據的精度和速率要求越來越高。如何得到可數控的高精度的高頻載波信號是實現高速數字通信系統(tǒng)必須解決的問題?？删幊踢壿嬈骷痛笕萘看鎯ζ鞯陌l(fā)展為這一問題的解決帶來了曙光。本文介紹如何運用FOGA（現場可編程邏輯門陣列）實現高精度數控振蕩器。

關鍵詞：VHDL；FPGA ；數控振蕩器

目 錄

1前言 
    1.1函數發(fā)生器簡介 1
    1.2本課題指標及要求 2
    1.3本課題研究內容 2
2 函數發(fā)生器數字電路的總體設計 2
    2.1方案比較選擇 2
    2.2 總體方案設計 3
    2.2.1微處理器系統(tǒng) 3
    2.2.2 DDS電路 4
    2.2.3測頻電路 4
    2.2.4外設部分 5
3基于FPGA技術的系統(tǒng)硬件設計 5
    3.1 NCO電路的硬件設計 5
    3.1.1 NCO原理 5
    3.1.2相位累加器設計 6
    3.1.3 RAM查詢表設計 7
4 數控振蕩器的FPGA實現 10
    4.1 FPGA的開發(fā)技術 10
    4．2 數控振蕩器的實現方法 11
    4. 2．2  PLL的VHDL應用邏輯描述 15
    4. 2．3雙口RAM模塊實現方法 17
    4. 3 頂層設計 24
5綜述 25
    總結 25
    致謝 25
    參考文獻 26
    英文翻譯 26