基于FPGA實現(xiàn)程控濾波器

63 1.4W字

1. 基本要求
（1）放大器輸入正弦信號電壓振幅為10mV，電壓增益為48dB，增益6dB步進(jìn)可調(diào)，通頻帶為100Hz～50kHz，放大器輸出電壓無明顯失真。
（2）濾波器可設(shè)置為低通濾波器，其-3dB截止頻率fc在1kHz～25kHz范圍內(nèi)可調(diào)，調(diào)節(jié)的頻率步進(jìn)為1kHz，2fc處放大器與濾波器的總電壓增益不大于40dB, RL=1k。
（3）電壓增益與截止頻率的誤差均不大于10%。
（4）有設(shè)置參數(shù)顯示功能。
2. 發(fā)揮部分
（1）放大器電壓增益為60dB，輸入信號電壓振幅為10mV；增益6dB步進(jìn)可調(diào)，電壓增益誤差不大于5%。
（2）濾波器可設(shè)置為高通濾波器，其-3dB截止頻率fc在1kHz～25kHz范圍內(nèi)可調(diào)，調(diào)節(jié)的頻率步進(jìn)為1kHz，0.5fc處放大器與濾波器的總電壓增益不大于40dB, 截止頻率設(shè)置誤差不大于5%,RL=1k。
（3）制作一個簡易幅頻特性測試儀，其掃頻輸出信號的頻率變化范圍是100Hz～200kHz，頻率步進(jìn)1kHz。
（4）用自制簡易幅頻特性測試儀自動測量放大器通頻帶（放大器設(shè)置在適當(dāng)增益檔）、低通濾波器和高通濾波器的截止頻率fc，并顯示測試數(shù)據(jù)。

目錄


引言 1
第1章 概述 2
1.1 FPGA技術(shù) 2
1.1.1FPGA工作原理 2
1.1.2 FPGA芯片結(jié)構(gòu) 2
1.1.3 FPGA的基本特點 3
1.2 濾波器的技術(shù) 4
1.2.1濾波器的分類 4
1.2.2濾波器主要技術(shù)參數(shù) 5
1.2.3 巴特沃斯低通濾波器 6
第2章 方案論證以及確定 8
2.1 程控濾波器的設(shè)計要求及框圖 8
2.1.1程控濾波器設(shè)計要求 8
2.1.2程控濾波器的系統(tǒng)方框圖 8
2.2 放大增益模塊方案論證 9
2.3 程控濾波器模塊方案論證 10
2.4方案的確定 10
第3章 硬件設(shè)計 11
3.1 輸入輸出模塊與顯示模塊 11
3.2放大增益設(shè)計 11
3.3濾波器的設(shè)計 16
3.4電源部分 19
3.5電平轉(zhuǎn)換模塊 19
第4章 軟件設(shè)計 21
4.1控制放大模塊vhdl設(shè)計 21
4.1.1底層文件設(shè)計 21
4.1.2 程控放大模塊的頂層文件 22
4.2 程控濾波模塊vhdl設(shè)計 23
4.2.1 分頻器設(shè)計 VHDL 底層文件設(shè)計 23
4.2.2控制步進(jìn)器an 25
4.2.3地址線的循環(huán)控制loop1 25
4.2.4數(shù)據(jù)存儲器模塊設(shè)計 27
4.2.5頂層文件 28
4.3 軟件原理圖 28
第5章 系統(tǒng)調(diào)試 30
５.１調(diào)試步驟： 30
結(jié)論 31
致謝 32
參考文獻(xiàn) 33
附錄 34
附錄1 34
1 程序放大模塊ad603的vhdl程序 34
2 數(shù)碼管led的vhdl程序 35
3分頻模塊clkdiv的vhdl程序 37
4控制步進(jìn)器an的vhdl程序 50
5 頻率選擇器設(shè)計control的vhdl程序 52
6 地址循環(huán)控制loop1的vhdl程序 53
7地址并聯(lián)模塊ad的vhdl程序 54
8數(shù)據(jù)存儲datarom的vhdl程序 55
附錄2 58
1程控濾波器的電路原理圖 58
2 程控濾波器PCB 板圖 59
附錄3 60
硬件實物圖 60