基于USB2.0的數(shù)據(jù)收發(fā)模塊的設(shè)計(jì)

42頁(yè) 1.3W字


摘要 本論文采用CY7C68013芯片和FPGA接口設(shè)計(jì)了基于USB2.0的從設(shè)備數(shù)據(jù)收發(fā)模塊，實(shí)現(xiàn)從設(shè)備與PC之間的通信。使用硬件描述語(yǔ)言Verilog HDL在FPGA中產(chǎn)生相應(yīng)的控制信號(hào)，實(shí)現(xiàn)對(duì)數(shù)據(jù)的快速讀寫(xiě)。經(jīng)由QuartusII和Keil編程最終使讀速率達(dá)到320 Mbps，寫(xiě)速率達(dá)到344 Mbps。此外，文章對(duì)固件程序、FX2的傳輸方式、FPGA功能模塊以及USB傳輸模塊的結(jié)構(gòu)和功能做了闡述。此方案提高了系統(tǒng)的可靠性，并實(shí)現(xiàn)了數(shù)據(jù)的高速采集與傳輸，可擴(kuò)展應(yīng)用到其他需要通過(guò)USB進(jìn)行快速數(shù)據(jù)傳輸?shù)南到y(tǒng)中。

關(guān)鍵字 USB2.0  CY7C68013芯片  FPGA  高速傳輸  
High-Speed Data Acquisition Based On USB 2.0

Abstract:  This paper introduces that used CY7C68013 chip and FPGA  interface to design the data transceiver moule based on USB2.0 protocal. In order to realize communication between slave unit and PC. With the purpose of realizing the speediness read-write of the data, I adopte the Slave FIFO model to compile Verilog HDL in FPGA to produce the corresponding control signals. Finally make reading rate at 320 Mbps and write rate at 344 Mbps realized by QuartusII and keil. In addition, applications, firmware program, FX2 transmission mode, the FPGA function module and USB transmission module are introduced in this paper. This scheme improves the reliability of the system, and realizes the high-speed data acquisition and data transmission, which can be expanded to other rapid data transmission system through USB.

Key words: USB2.0; CY7C68013 chip; FPGA; high-speed transmission.
1、設(shè)計(jì)任務(wù)：
利用FPGA和CY7C68013芯片設(shè)計(jì)基于USB2.0的從設(shè)備數(shù)據(jù)收發(fā)模塊，實(shí)現(xiàn)從設(shè)備與PC之間的通信。
2、技術(shù)要求：
1、構(gòu)建基于USB2.0的從設(shè)備數(shù)據(jù)收發(fā)模塊，采用塊傳輸方式完成與PC間的數(shù)據(jù)交換。
2、依據(jù)CY7C68013的時(shí)序關(guān)系，從設(shè)備數(shù)據(jù)收發(fā)模塊的讀速率應(yīng)達(dá)到160Mb/s，寫(xiě)速率應(yīng)能達(dá)到133Mb/s。

目錄
引言 4
第1章 USB2.0介紹 5
1.1 USB2.0概念及性能 5
1.2 USB2.0系統(tǒng)結(jié)構(gòu) 6
1.3 軟、硬件結(jié)構(gòu) 7
1.4 塊傳輸介紹 9
1.5 帶寬計(jì)算 11
第2章 FX2（CY7C68013）最小系統(tǒng)板簡(jiǎn)介 12
2.1 FX2性能特點(diǎn) 12
2.2 FX2的結(jié)構(gòu) 13
2.3 8051CPU介紹 14
2.4 外部FIFO接口 15
第3章 系統(tǒng)方案設(shè)計(jì) 16
3.1 實(shí)現(xiàn)方式總述 16
3.2 Slave FIFO傳輸模式 16
3.3 固件設(shè)計(jì)分析 17
第4章 系統(tǒng)軟件設(shè)計(jì) 21
4.1 同步寫(xiě)程序設(shè)計(jì) 21
4.2 同步讀程序設(shè)計(jì) 23
4.3 固件程序設(shè)計(jì) 24
第5章 系統(tǒng)測(cè)試 27
5.1 測(cè)試方法及過(guò)程介紹 27
5.2 測(cè)試結(jié)果及分析 29
結(jié)論 32
致謝 33
參考文獻(xiàn) 34
附錄程序 35