国产精品婷婷久久久久久,国产精品美女久久久浪潮av,草草国产,人妻精品久久无码专区精东影业

fpgad數(shù)字頻率計(jì)設(shè)計(jì).doc

約27頁DOC格式手機(jī)打開展開

fpgad數(shù)字頻率計(jì)設(shè)計(jì),fpgad數(shù)字頻率計(jì)設(shè)計(jì)頁數(shù) 27 字?jǐn)?shù) 9621摘要在電子技術(shù)中,頻率是最基本的參數(shù)之一,并且與許多電參量的測量方案、測量結(jié)果都有十分密切的關(guān)系,因此頻率的測量就顯得更加重要。通過運(yùn)用verilog hdl語言,采用top to down的方法,實(shí)現(xiàn)8位數(shù)字頻率計(jì),并利用max+plusii集成開發(fā)環(huán)境進(jìn)行編輯、綜合...
編號:10-23026大小:803.50K
分類: 論文>計(jì)算機(jī)論文

內(nèi)容介紹

此文檔由會員 一龍 發(fā)布

FPGAD數(shù)字頻率計(jì)設(shè)計(jì)
頁數(shù) 27 字?jǐn)?shù) 9621
摘要
在電子技術(shù)中,頻率是最基本的參數(shù)之一,并且與許多電參量的測量方案、測量結(jié)果都有十分密切的關(guān)系,因此頻率的測量就顯得更加重要。通過運(yùn)用Verilog HDL語言,采用Top To Down的方法,實(shí)現(xiàn)8位數(shù)字頻率計(jì),并利用MAX+PLUSII集成開發(fā)環(huán)境進(jìn)行編輯、綜合、波形仿真,并下載到FPGA器件中,經(jīng)實(shí)際電路測試,該系統(tǒng)性能可靠。

目錄
前言...............................................................1
第一章 FPGA及Verilog HDL..........................................2
1.1 FPGA簡介.....................................................2
1.2 Verilog HDL 概述.............................................2
第二章 數(shù)字頻率計(jì)的設(shè)計(jì)原理........................................3
2.1 設(shè)計(jì)要求.....................................................3
2.2 頻率測量.....................................................3
2.3 方案提出及確定...............................................4
2.4系統(tǒng)設(shè)計(jì)與方案論證............................................5
2.5小結(jié)..........................................................7
第三章 數(shù)字頻率計(jì)的設(shè)計(jì)............................................8
3.1系統(tǒng)設(shè)計(jì)頂層電路原理圖........................................8
3.2功能模塊設(shè)計(jì)..................................................9
3.3小結(jié).........................................................14
第四章 軟件的測試.................................................15
4.1測試的環(huán)境——MAX+plusII.....................................15
4.2調(diào)試和器件編程...............................................15
4.3頻率測試.....................................................16
4.4小結(jié).........................................................17
附 錄..............................................................18
總 結(jié)..............................................................22
參考文獻(xiàn)...........................................................23
致 謝.............................................................24

參考文獻(xiàn)
[1]趙曙光、郭萬有、楊頒華編著可編程邏輯器件原理、開發(fā)與應(yīng)用[M]西安電子科技大學(xué)出版社,2000。130~145
[2]陳賾,主編 朱如琪、羅杰、王建明,魯放編著CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程, 科學(xué)出版社出版,北京。232~268
[3]徐志軍,大規(guī)??删幊踢壿嬈骷捌鋺?yīng)用[M].成都:電子科技大學(xué)出版。[4]李輝編著 PLD與數(shù)字系統(tǒng)設(shè)計(jì)[M].成都:電子科技大學(xué)出版。25~70