電子信息科學(xué)與技術(shù)畢業(yè)論文——25g_hz_pll_鎖定檢測電路分析實現(xiàn).doc
約49頁DOC格式手機(jī)打開展開
電子信息科學(xué)與技術(shù)畢業(yè)論文——25g_hz_pll_鎖定檢測電路分析實現(xiàn),摘 要在集成電路設(shè)計中，需要使芯片上內(nèi)部時鐘和外部時鐘同步，希望在外部時鐘輸入的高頻率下使用芯片的內(nèi)部時鐘。基于以上兩點(diǎn)，鎖相環(huán)常常用于產(chǎn)生芯片上的內(nèi)時鐘。但是隨著處理器頻率的提高，傳統(tǒng)的數(shù)字鎖相環(huán)已經(jīng)不能滿足要求。在本文中，我們將展現(xiàn)一個新的鎖相環(huán)鎖定檢測方法。鎖定檢測的功能是檢測鎖相環(huán)是否達(dá)到鎖定。2.5g hz ...
內(nèi)容介紹
此文檔由會員 scoky 發(fā)布
摘 要
在集成電路設(shè)計中，需要使芯片上內(nèi)部時鐘和外部時鐘同步，希望在外部時鐘輸入的高頻率下使用芯片的內(nèi)部時鐘?；谝陨蟽牲c(diǎn)，鎖相環(huán)常常用于產(chǎn)生芯片上的內(nèi)時鐘。但是隨著處理器頻率的提高，傳統(tǒng)的數(shù)字鎖相環(huán)已經(jīng)不能滿足要求。在本文中，我們將展現(xiàn)一個新的鎖相環(huán)鎖定檢測方法。鎖定檢測的功能是檢測鎖相環(huán)是否達(dá)到鎖定。2.5G Hz PLL 鎖定檢測電路分析實現(xiàn)，就是要完成鎖定檢測電路的正向總體設(shè)計方案，鎖定檢測電路的反向提取，再在反向提取電路的基礎(chǔ)上在SMIC0.18 um 工藝下進(jìn)行重新設(shè)計，并完成HSPICE下的晶體管級仿真。2.5G Hz PLL 鎖定檢測電路分析實現(xiàn)的難點(diǎn)與重點(diǎn)是反向電路的提取和SMIC0.18 工藝下的重新設(shè)計。
本文所討論的鎖相環(huán)能夠鎖定更高頻率的時鐘。該鎖定檢測電路采用比較成熟的SMIC0.18 um工藝。鎖相環(huán)的壓控震蕩器的輸出頻率可以高達(dá)2.5GHZ。另外，該鎖相環(huán)能夠鎖定高達(dá)到2.5GHZ 的輸出頻率。我們采用模擬電路來代替以往的數(shù)字的鎖定檢測電路。在SMIC0.18 um工藝下，采用本文所討論的鎖定檢測電路而設(shè)計的鎖相環(huán)相對其他的鎖相環(huán)而言，具有更大的優(yōu)越性。
在集成電路設(shè)計中，需要使芯片上內(nèi)部時鐘和外部時鐘同步，希望在外部時鐘輸入的高頻率下使用芯片的內(nèi)部時鐘?；谝陨蟽牲c(diǎn)，鎖相環(huán)常常用于產(chǎn)生芯片上的內(nèi)時鐘。但是隨著處理器頻率的提高，傳統(tǒng)的數(shù)字鎖相環(huán)已經(jīng)不能滿足要求。在本文中，我們將展現(xiàn)一個新的鎖相環(huán)鎖定檢測方法。鎖定檢測的功能是檢測鎖相環(huán)是否達(dá)到鎖定。2.5G Hz PLL 鎖定檢測電路分析實現(xiàn)，就是要完成鎖定檢測電路的正向總體設(shè)計方案，鎖定檢測電路的反向提取，再在反向提取電路的基礎(chǔ)上在SMIC0.18 um 工藝下進(jìn)行重新設(shè)計，并完成HSPICE下的晶體管級仿真。2.5G Hz PLL 鎖定檢測電路分析實現(xiàn)的難點(diǎn)與重點(diǎn)是反向電路的提取和SMIC0.18 工藝下的重新設(shè)計。
本文所討論的鎖相環(huán)能夠鎖定更高頻率的時鐘。該鎖定檢測電路采用比較成熟的SMIC0.18 um工藝。鎖相環(huán)的壓控震蕩器的輸出頻率可以高達(dá)2.5GHZ。另外，該鎖相環(huán)能夠鎖定高達(dá)到2.5GHZ 的輸出頻率。我們采用模擬電路來代替以往的數(shù)字的鎖定檢測電路。在SMIC0.18 um工藝下，采用本文所討論的鎖定檢測電路而設(shè)計的鎖相環(huán)相對其他的鎖相環(huán)而言，具有更大的優(yōu)越性。
