摘 要

在集成電路設(shè)計(jì)中，需要使芯片上內(nèi)部時(shí)鐘和外部時(shí)鐘同步，希望在外部時(shí)鐘輸入的高頻率下使用芯片的內(nèi)部時(shí)鐘?；谝陨蟽牲c(diǎn)，鎖相環(huán)常常用于產(chǎn)生芯片上的內(nèi)時(shí)鐘。但是隨著處理器頻率的提高，傳統(tǒng)的數(shù)字鎖相環(huán)已經(jīng)不能滿足要求。在本文中，我們將展現(xiàn)一個(gè)新的鎖相環(huán)鎖定檢測(cè)方法。鎖定檢測(cè)的功能是檢測(cè)鎖相環(huán)是否達(dá)到鎖定。2.5G Hz PLL 鎖定檢測(cè)電路分析實(shí)現(xiàn)，就是要完成鎖定檢測(cè)電路的正向總體設(shè)計(jì)方案，鎖定檢測(cè)電路的反向提取，再在反向提取電路的基礎(chǔ)上在SMIC0.18 um 工藝下進(jìn)行重新設(shè)計(jì)，并完成HSPICE下的晶體管級(jí)仿真。2.5G Hz PLL 鎖定檢測(cè)電路分析實(shí)現(xiàn)的難點(diǎn)與重點(diǎn)是反向電路的提取和SMIC0.18 工藝下的重新設(shè)計(jì)。
本文所討論的鎖相環(huán)能夠鎖定更高頻率的時(shí)鐘。該鎖定檢測(cè)電路采用比較成熟的SMIC0.18 um工藝。鎖相環(huán)的壓控震蕩器的輸出頻率可以高達(dá)2.5GHZ。另外，該鎖相環(huán)能夠鎖定高達(dá)到2.5GHZ 的輸出頻率。我們采用模擬電路來(lái)代替以往的數(shù)字的鎖定檢測(cè)電路。在SMIC0.18 um工藝下，采用本文所討論的鎖定檢測(cè)電路而設(shè)計(jì)的鎖相環(huán)相對(duì)其他的鎖相環(huán)而言，具有更大的優(yōu)越性。