DS/FH混合擴(kuò)頻接收機(jī)解擴(kuò)及同步技術(shù)的FPGA實現(xiàn)
頁數(shù) 16 字?jǐn)?shù) 5835
摘要
社會發(fā)展到今天，集成芯片在我們的生活中顯得越來越重要。而本次課程設(shè)計的目的是為了研究采用編碼擴(kuò)頻的DS/FH混合擴(kuò)頻接收機(jī)的核心模塊——同步及解擴(kuò)部分的FPGA實現(xiàn)結(jié)構(gòu)。將多種專用芯片的功能集成在一片大規(guī)模FPGA芯片上，實現(xiàn)了接收機(jī)的高度集成化、小型化。偽碼的串并混合捕獲算法及跳頻同步算法等均采用硬件完成，提高了捕獲速度。
本文主要討論一種基于編碼擴(kuò)頻的DS/FH混合擴(kuò)頻接收機(jī)解擴(kuò)及同步過程的實現(xiàn)結(jié)構(gòu)，采用ALTERA公司的APEX20K200RC240-1器件及其開發(fā)平臺Quartus II實現(xiàn)混合擴(kuò)頻接收機(jī)的核心——解擴(kuò)及同步模塊。




目錄-

一． 選題意義與設(shè)計要求……………………………………2
1.1　選題意義…………………………………………2
1.2　設(shè)計要求…………………………………………2
二． 總體設(shè)計方案……………………………………………3
三． 混合擴(kuò)頻接收機(jī)解擴(kuò)模塊的FPGA設(shè)計…………………4
3.1　數(shù)控振蕩器（NCO）………………………………4
3.2　數(shù)字下變頻器………………………………………5
3.3　相關(guān)累加器…………………………………………8
3.4　本地碼發(fā)生器及碼移相電路……………………10
四． 同步模塊的FPGA實現(xiàn)……………………………………11
五． 結(jié)論………………………………………………………13
六． 心得體會…………………………………………………15
七． 參考文獻(xiàn)…………………………………………………16

參考文獻(xiàn)
［1］解月珍、謝沅清 　《通信電子電路》　　機(jī)械工業(yè)出版社
［2］張肅文　　　《無線電原理》　　　　　高等教育出版社　
［3］馮民昌　　　《模擬集成電路系統(tǒng)》　　中國鐵道出版社　
［4］董在望、肖華庭　　《通信電路》　　　高教出版社　
［5］陳永甫　 《通信系統(tǒng)與信息網(wǎng)》　電子工業(yè)出版社