ADF4193芯片應用電路設計

33頁 1.4萬字 很完整的設計，推薦！


摘要:
ADF4193頻率合成器可用于實現(xiàn)本機振蕩在上變頻和下變頻部分的無線電接收機和發(fā)射機。對基站而言,它的設計目的是為滿足GSM/EDGE的松簧時間。它由一低噪聲、數(shù)字相頻檢波器（PFD）和一精密充電泵組成。對外部壓控振蕩器（VCO）來說，還有一差分放大器轉(zhuǎn)換為差動充電泵輸出單一終端電壓。對N分頻器而言，Σ-Δ裝置的部分插入器允許可編程模數(shù)部分的N分頻。另外，４位基準（R）計數(shù)器和芯片內(nèi)倍頻器允許基準信號（REFIN）頻率在PFD的輸入。如果合成器被用于外部環(huán)路濾波器和一壓控振蕩器,可用一完全相位鎖定環(huán)路（PLL）。交換結(jié)構確保了鎖相環(huán)調(diào)整內(nèi)部時間間隙在保護期間，消除了對一次鎖相環(huán)和隔離開關的需要。這種設計降低了成本、復雜性、保護電路和特性在開關式GSM PLL結(jié)構中。
Abstract：
The ADF4193 frequency synthesizer can be used to implement local oscillators in the up conversion and down conversion sections of wireless receivers and transmitters. Its architecture is specifically designed to meet the GSM/EDGE lock time requirements for base stations. It consists of a low noise, digital phase frequency detector (PFD), and a precision differential charge pump. There is.....

目 錄



技術要求………………………………………………………………………3
定時特征………………………………………………………………………6
絕對最大額定值………………………………………………………………6
引腳配置與函數(shù)描述…………………………………………………………8
典型性能品質(zhì)特性曲線…………………………………………………… 10
概述………………………………………………………………………… 12
基準輸入部分………………………………………………………… 12
射頻輸入級…………………………………………………………… 13
寄存器圖…………………………………………………………………… 17
FRAC／INT寄存器(R0)……………………………………………… 18
MOD／R寄存器(R1)……………………………………………………19
相位寄存器(R2)……………………………………………………… 21
函數(shù)寄存器(R3)……………………………………………………… 21
充電泵寄存器(R4)…………………………………………………… 22
下電寄存器(R5)……………………………………………………… 23
多路寄存器(R6)……………………………………………………… 24
設計………………………………………………………………………… 24
工作例子……………………………………………………………… 25
分支機構……………………………………………………………… 25
上電初始化…………………………………………………………… 26
改變鎖相環(huán)的頻率和相位檢查表…………………………………… 27
應用………………………………………………………………………… 28
GSM本機振蕩器……………………………………………………… 28
連接電路……………………………………………………………… 30
對集成電路芯片比例封裝組件PCB設計方針……………………… 31
外部尺寸…………………………………………………………………… 32
命令指令……………………………………………………………… 32