2.1萬(wàn)字 有設(shè)計(jì)圖
摘 要
測(cè)量頻率是電子測(cè)量技術(shù)中最常見(jiàn)的測(cè)量之一。不少物理量的測(cè)量, 如時(shí)間、速度等都涉及到或本身可轉(zhuǎn)化為頻率的測(cè)量。目前, 市場(chǎng)上有各種多功能、高精度、高頻率的數(shù)字頻率計(jì), 但價(jià)格不菲。而在實(shí)際工程中, 并不是對(duì)所有信號(hào)的頻率測(cè)量都要求達(dá)到非常高的精度。
運(yùn)用等精度測(cè)量原理，結(jié)合單片機(jī)技術(shù)設(shè)計(jì)了一種數(shù)字頻率計(jì)，由于采用了屏蔽驅(qū)動(dòng)電路及數(shù)字均值濾波等技術(shù)措施，因而能在較寬定的頻率范圍和幅度范圍內(nèi)對(duì)頻率，周期，脈寬，占空比等參數(shù)進(jìn)行測(cè)量，并可通過(guò)調(diào)整閘門(mén)時(shí)間預(yù)置測(cè)量精度。選取的這種綜合測(cè)量法作為數(shù)字頻率計(jì)的測(cè)量算法，提出了基于FPGA 的數(shù)字頻率計(jì)的設(shè)計(jì)方案。給出了該設(shè)計(jì)方案的實(shí)際測(cè)量效果，證明該設(shè)計(jì)方案切實(shí)可行，能達(dá)到較高的頻率測(cè)量精度。

關(guān)鍵詞 等精度測(cè)量，單片機(jī)，頻率計(jì)，閘門(mén)時(shí)間

ABSTRACT

Selection this kind of synthesis measured the mensuration took the digital frequency meter the survey algorithm, proposed based on the FPGA digital frequency meter design proposal. Has produced this design proposal actual survey effect, proved this design proposal is practical and feasible, can achieve the high frequency measurement precision.……

Keywords Precision survey, monolithic integrated circuit, frequency meter, strobe time
目 錄

摘 要
ABSTRACT
1 緒論
2 系統(tǒng)設(shè)計(jì)方案
3 系統(tǒng)總體設(shè)計(jì)方案
4 CPLD/FPGA測(cè)頻專(zhuān)用模塊的VHDL程序設(shè)計(jì)
5 單片機(jī)控制與運(yùn)算程序的設(shè)計(jì)
結(jié)論
參 考 文 獻(xiàn)
致 謝