基于VHDL語言設計數字頻率計


頁數：7 字數：2039


1.數字頻率計的基本設計原理
數字頻率計的原理框圖如圖1所示。他主要由5個模塊組成，分別是：脈沖發(fā)生器電路、測頻控制信號發(fā)生器電路、計數模塊電路、鎖存器、譯碼驅動電路。?
當系統(tǒng)正常工作時，脈沖發(fā)生器提供的1 Hz的輸入信號，經過測頻控制信號發(fā)生器進行信號的變換，產生計數信號，被測信號通過信號整形電路產生同頻率的矩形波，送入計數模塊，計數模塊對輸入的矩形波進行計數，將計數結果送入鎖存器中，保證系統(tǒng)可以穩(wěn)定顯示數據，顯示譯碼驅動電路將二進制表示的計數結果轉換成相應的能夠在七段數碼顯示管上可以顯示的十進制結果。在數碼顯示管上可以看到計數結果。