基于FPGA的簡易數字頻率計設計
本文47頁，2.7萬余字

摘　　要

本設計是基于FPGA的一個簡易數字頻率計，利用Verilog硬件描述語言設計實現了頻率計內部功能模塊，采用了等精度測量的方法，并結合NIOS軟核CPU嵌入FPGA，構成SOPC系統(tǒng)，利用NIOS軟核對數據浮點運算處理，管理人機交換界面實時顯示，跟傳統(tǒng)FPGA+單片機的多芯片系統(tǒng)方案相比更加靈活，系統(tǒng)體積小和功耗小等優(yōu)勢，具備軟硬件在系統(tǒng)可編程的功能。
本設計測量頻率的方法采用的是等精度測量法，相比直接測頻法和測周法有精度更高的特點。前端信號輸入調理采用寬帶放大器AD811對微弱信號進行放大，經過比較器整形調理后，FPGA進行采用測量，系統(tǒng)實時性好，精度高。

關鍵詞：等精度,頻率計,FPGA,NIOS,Verilog ,AD811,人機交換界面,數字頻率計,

The Design Of Simple Digital Frequency Meter Base On FPGA
ABSTRACT
The design is based on FPGA digital frequency of a simple plan, use Verilog hardware design realized the frequency of internal function module, the accuracy of the measurement method, etc NIOS and FPGA, soft nuclear CPU embedded systems, using the SOPC constitute NIOS soft check data management man-machine floating point calculations, exchange, with real-time display interface chip traditional FPGA + MCU solutions, system is much more flexible than small volume and low consumption, have advantages of hardware and software systems in programmable functions.
This design method of measuring frequency by measuring method is compared with direct frequency measurement method, and the measuring accuracy of ZhouFaYou characteristics. Front-end signal input by AD811 amplifier to recuperate broadband amplification, weak signal by comparator plastic, after using measurements on FPGA, system of good real-time, high precision.
Key words： Equal precision Frequency counter FPGA NIOS Verilog

目 錄
摘　　要 I
ABSTRACT II
1 概 述 1
2 系統(tǒng)方案分析及比較選擇 3
2.1 方案構想 3
2.2 方案比較及選用依據： 4
3 工作原理及其系統(tǒng)框圖 5
3.1 計數式直接測頻法 5
3.2 計數式直接測周期 6
3.3 等精度測量原理 7
4 硬件系統(tǒng)實現 10
4．1 硬件系統(tǒng)原理圖 10
4．1．1放大電路的選擇 10
4．1．2 整形電路 13
4．2 FPGA控制電路 15
4.2.1 FPGA芯片選型 15
4.2.2 FPGA最小系統(tǒng)搭建 16
4.3 FPGA內部模塊 19
4.3.1系統(tǒng)總體框圖 19
4.3.2 同步預置模塊 20
4.3.3 頻率計數模塊、時間計數模塊 21
4.3.4 數據輸出模塊，計數器清零模塊 21
5 軟件系統(tǒng)實現 23
5．1 主程序框圖 23
5．2 Nios II 軟核 23
5．3．NIOS外部接口與內部介紹 24
5．3．1 nios軟核原理框圖 24
5．3．2 nios軟核外部接口 24
6 遇到問題，分析問題，解決問題 25
6．1 輸入阻抗問題 25
6．2 放大器選擇問題 25
7 電路抗干擾措施 26
8 系統(tǒng)指標測試 27
9 結束語 28
參考文獻 29
附錄1：FPGA硬件描述語言代碼 30
附錄2：nios C語言程序代碼 33
謝 辭 40

參考文獻
[1] 夏宇聞，2008，《Verilog數字系統(tǒng)設計教程》[M],航空航天大學出版社。
[2] 蔡偉綱，2007，《Nios II軟件架構解析》[M]，西安電子科技大學出版社。
[3] 周立功，2006，《SOPC嵌入式系統(tǒng)基礎教程》[M]，航空航天大學出版社。
[4] ALTERA公司， 《Cyclone-EP2C5使用手冊》[EB/OL]。
[5] 周樹南、張伯頤，2006，《電路與電子學基礎》[M]，科學出版社。
[6] 馬義忠、常蓬彬、馬浚，2005，《數字邏輯與數字系統(tǒng)》[M]，高等教育出版社。
[7] 黃智偉 ，2006，《全國大學生電子設計競賽系統(tǒng)設計》[M]，航空航天大學出版社。
[8] 李鳳霞，2004，《C語言程序設計教程》[M]，理工大學出版社。
[9] 吳繼華，2006，《設計與驗證Verilog HDL》[M]，人民郵電出版社。
[10] 張洪潤，2009，《FPGA/CPLD應用設計200例》[M]，航空航天大學出版社。