成人午夜婬片免费观看,亚洲综合欧美,好爽又高潮了毛片免费下载

andey的文檔鋪

畢業(yè)設(shè)計(jì) 基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)

畢業(yè)設(shè)計(jì) 基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì) 摘要在頻率合成領(lǐng)域，常用的頻率合成技術(shù)有直接模擬合成、模擬鎖相環(huán)、小數(shù)分頻鎖相環(huán)等，直接數(shù)字頻率合成（Direct Digital Frequency Synthesis ，DDFS，簡(jiǎn)稱(chēng)DDS）是近年來(lái)的新的頻率合成技術(shù)。DDS以穩(wěn)定度高的參考時(shí)鐘為參考源，通過(guò)精密的相位累加器和數(shù)..
基于FPGA的液晶顯示接口電路設(shè)計(jì)

基于FPGA的液晶顯示接口電路設(shè)計(jì) 目錄摘要 ……………………………………………………………………………………………………… 1 Abstract ……………………………………………………………………………………………………2 1 緒論 ……………………………………………………………..
畢業(yè)設(shè)計(jì)論文基于MCU和FPGA的數(shù)字式相位測(cè)量?jī)x的設(shè)計(jì)

畢業(yè)設(shè)計(jì)論文基于MCU和FPGA的數(shù)字式相位測(cè)量?jī)x的設(shè)計(jì) 摘要該設(shè)計(jì)采用單片機(jī)與FPGA相結(jié)合的電路實(shí)現(xiàn)方案，很好地發(fā)揮了FPGA運(yùn)算速度快、資源豐富、編程方便的特點(diǎn)，并利用了單片機(jī)較強(qiáng)的運(yùn)算、控制功能，使得整個(gè)系統(tǒng)模塊化、硬件電路簡(jiǎn)單、使用操作方便。文章主要介紹設(shè)計(jì)方案的論證、系統(tǒng)硬件和..
畢業(yè)設(shè)計(jì) 基于FPGA的無(wú)陀螺捷聯(lián)慣性導(dǎo)航系統(tǒng)設(shè)計(jì)

畢業(yè)設(shè)計(jì) 基于FPGA的無(wú)陀螺捷聯(lián)慣性導(dǎo)航系統(tǒng)設(shè)計(jì) 摘要無(wú)陀螺捷聯(lián)導(dǎo)慣性航導(dǎo)航系統(tǒng)（GFSINS）是指舍棄陀螺儀而直接把加速度計(jì)安裝在載體上，通過(guò)對(duì)加速度計(jì)輸出的比力信號(hào)進(jìn)行解算從而得到導(dǎo)航參數(shù)的慣性導(dǎo)航系統(tǒng)。捷聯(lián)慣導(dǎo)系統(tǒng)同平臺(tái)式慣導(dǎo)系統(tǒng)相比具有可靠性高、壽命長(zhǎng)、節(jié)省體積空間等優(yōu)點(diǎn)。無(wú)陀螺捷聯(lián)慣導(dǎo)..
  畢業(yè)設(shè)計(jì) 基于FPGA的高精度數(shù)字頻率計(jì)測(cè)頻系統(tǒng)的設(shè)計(jì)

畢業(yè)設(shè)計(jì) 基于FPGA的高精度數(shù)字頻率計(jì)測(cè)頻系統(tǒng)的設(shè)計(jì) 基于FPGA的高精度數(shù)字頻率計(jì)測(cè)頻系統(tǒng)的設(shè)計(jì) The design of frequency of high-precision digital measuring frequency system        摘　要: 介紹了一種利用EDA技術(shù)設(shè)計(jì)的數(shù)字頻率計(jì)。目前流行的EDA 軟件平臺(tái)是美..
畢業(yè)設(shè)計(jì) 基于FPGA的串行通訊設(shè)計(jì)

畢業(yè)設(shè)計(jì) 基于FPGA的串行通訊設(shè)計(jì) 基于FPGA的串行通訊設(shè)計(jì) 摘要 FPGA是大規(guī)模集成電路技術(shù)發(fā)展的產(chǎn)物，是一種半定制的集成電路。與單片機(jī)相比FPGA的運(yùn)行速度快并且有處理更復(fù)雜功能的能力。FPGA結(jié)合計(jì)算機(jī)軟件技術(shù)(EDA技術(shù))可以快速、方便地構(gòu)建數(shù)字系統(tǒng)。通用異步接收發(fā)送器(UART)是一種短距離串行傳輸接口..
畢業(yè)設(shè)計(jì) 基于FPGA的FIR數(shù)字濾波器的設(shè)計(jì)

畢業(yè)設(shè)計(jì) 基于FPGA的FIR數(shù)字濾波器的設(shè)計(jì) 基于FPGA的FIR數(shù)字濾波器的設(shè)計(jì) 摘要在現(xiàn)代電子系統(tǒng)中，F(xiàn)IR數(shù)字濾波器以其良好的線性特性被廣泛使用，屬于數(shù)字信號(hào)處理的基本模塊之一。在工程實(shí)踐中，往往要求對(duì)信號(hào)處理要有實(shí)時(shí)性和靈活性，而己有的一些軟件和硬件實(shí)現(xiàn)方式則難以同時(shí)達(dá)到這兩方面的要求。隨著可編程..
畢業(yè)論文通用型FPGA開(kāi)發(fā)板設(shè)計(jì)

畢業(yè)論文通用型FPGA開(kāi)發(fā)板設(shè)計(jì) 摘要近年來(lái)，F(xiàn)PGA應(yīng)用技術(shù)發(fā)展迅速，由此產(chǎn)生了對(duì)FPGA開(kāi)發(fā)應(yīng)用人才的迫切需求。因此，掌握FPGA的發(fā)展現(xiàn)狀，了解FPGA的功能應(yīng)用尤為重要。運(yùn)用protel開(kāi)發(fā)軟件，通過(guò)對(duì)通用型FPGA開(kāi)發(fā)板的原理圖設(shè)計(jì)與PCB印制電路板的制作，深入了解FPGA的接口功能與拓展電路的功能原理及應(yīng)用，對(duì)出..
  畢業(yè)論文基于FPGA的UART設(shè)計(jì)

畢業(yè)論文基于FPGA的UART設(shè)計(jì) 摘要      通用串口是遠(yuǎn)程通信接口，在數(shù)字系統(tǒng)使用很普遍，是一個(gè)很重要的部件。本論文使用Verilog HDL 語(yǔ)言描述硬件功能，利用QuartusII 5.0在 FPGA 芯片上的綜合描述,采用模塊化設(shè)計(jì)方法設(shè)計(jì)UART（通用異步收發(fā)器）的各個(gè)模塊。其中包括波特發(fā)生器，程序控..